表面安装器件SMD贴装工艺研究

李永清

铁岭师范高等专科学校理工学院， 辽宁 铁岭112000

表面安装器件SMD贴装工艺研究

李永清

铁岭师范高等专科学校理工学院， 辽宁 铁岭112000

针对目前电子产品元器件贴装工艺高度普及、表面安装器件SMD大量被使用的现状，通过对表面安装器件SMD的介绍，分别研究了SMD分立器件、SMD集成电路以及大规模集成电路的贴装方式，对各种贴装方式加以比较，提出最佳贴装工艺方案。

表面安装器件；SMD器件；贴装工艺

Surface Mount Devices; SMD devices; Placement process

随着电子科学理论和电子工艺技术的快速发展，电子系统微型化、集成化要求越来越高，电子元器件由传统的插装元器件发展为小、轻、薄的表面安装元器件[1]。表面安装元器件又称为贴片元器件，它包括表面安装元件S M C和表面安装器件SMD，也称无源元件SMC和有源器件SMD。电子产品中贴片元器件SMC和SMD的使用率快速上升，目前已接近90%，集成度也大大提高[2]。本文就应用广泛的表面安装器件SMD贴装工艺加以研究。

1 表面安装器件SMD

表面安装器件SMD(Surface Mount Device)，又称为有源器件SMD。有源器件的特点是：必须有电源才能支持其工作，且输出取决于输入信号的变化。SMD器件包括SMD分立器件和SMD集成电路。SMD分立器件包括各种分立半导体器件，二极管、三极管、场效应管等，还包括由多只二极管、三极管组成的简单复合电路。SMD集成电路包括各种数字电路和模拟电路的集成器件。

2 SMD分立器件的贴装

典型SMD分立器件的外形尺寸如图1所示，电极引脚数为2～6个，图中（a）、(b)、(c)、(d)、(e)所示分别为2、3、4、5、6个电极引脚。二极管类器件一般采用二端或三端SMD贴装，小功率三极管类器件一般采用三端或四端SMD贴装，四端～六端SMD器件内大多贴装了两只三极管或场效应管。SMD分立器件的包装方式要便于自动化安装设备拾取，电极引脚数目较少的SMD分立器件一般采用盘状纸编带包装[3]。

图1 SMD分立器件的外形

3 SMD集成电路的贴装

SMD集成电路包括各种数字电路和模拟电路的SSI-ULSI集成器件。常见SMD集成电路贴装的外形如图2所示。SMD集成电路按照它们的贴装方式可以分成SO贴装、QFP贴装、L C C C贴装和P L C C贴装四类。

4.1 SO贴装

引线比较少的小规模集成电路大多采用SO贴装。SO贴装又分为几种，芯片宽度小于0.15in、电极引脚数目少于18脚的，叫做SOP贴装，如图2(a)所示； 0.25in宽、电极引脚数目在20-44以上的，叫做SOL贴装，如图2(b)所示。SO贴装采用翼形的电极引脚形状，引脚间距有1.27mm、1.0mm、0.8mm、0.65mm和0.5mm。

4.2 QFP贴装

矩形四边都有电极引脚的SMD集成电路的贴装叫做QFP贴装，其中PQFP贴装的芯片四角有突出，薄形TQFP贴装的厚度已经降到1.0mm或0.5mm。QFP封装也采用翼形的电极引脚形状。QFP封装的芯片一般都是大规模集成电路，电极引脚数目为20～400个，引脚间距最小的是0.4mm，最大的是1.27mm，其外形如图2(c)所示。

4.3 LCCC贴装

LCCC贴装是SMD集成电路中没有引脚的一种贴装，芯片被贴装在陶瓷载体上，无引线的电极焊端排列在贴装底面上的四边，电极引脚数目为18～156个，间距1.27mm，其外形如图2(d)所示。

4.4 PLCC贴装

PLCC贴装是集成电路的矩形贴装，它的引脚向内钩回，叫做钩形电极，电极引脚数目为16～84个，间距为1.27mm，其外形如图2 (e)所示。PLCC贴装的集成电路大多是可编程的存储器，芯片可以安装在专用的插座上，容易取下来对它改写其中的数据。

图2 SMD集成电路的贴装形式

由图2可以看出SMD集成电路和传统的DIP集成电路在内部引线结构上的差别。显然，S M D内部的引线结构比较均匀，引线总长度更短，更加有利于器件的小型化和提高集成度。

4 大规模集成电路的贴装

由于集成电路的集成度迅速提高，芯片的贴装尺寸必须缩小。对于大规模集成电路的贴装，20世纪90年代前期主要采用QFP方式，而目前BGA贴装方式已经大量应用在大规模集成电路贴装工艺中。BGA贴装I/O电极引脚间距大，典型间距为1.0 mm、1.27 mm和1.5mm，贴装公差为0.3mm。用普通多功能贴装机和再流焊设备就能基本满足BGA的组装要求。BGA的尺寸比相同功能的QFP要小得多，有利于PCB组装密度的提高。采用BGA贴装能使产品的平均线路长度缩短，改善了组件的电气性能和热性能。BGA贴装方式是大规模集成电路提高I/O端子数量、提高装配密度、改善电气性能的最佳选择[4]。

比较QFP和BGA贴装的集成电路，如图4所示。(a)图所示的QFP贴装芯片，从器件本体四周“单线性”顺序引出翼形电极，因此导致其电极引脚之间的距离不能太小，I/O电极引脚数目受到限制。若要提高芯片的集成度，必然使电路的I/O电极增加，而电极引脚间距的限制导致芯片的贴装面积变大。BGA方式贴装的大规模集成电路如图4(b)所示。BGA贴装是将原来器件PLCC/QFP贴装的J形或翼形电极引脚，改变成球形引脚，把从器件本体四周“单线性”顺列引出的电极，改变成本体底面之下“全平面”式的格栅阵排列。这样既可以疏散引脚间距，又能够增加引脚数目，相同功能的大规模集成电路，BGA贴装的尺寸比QFP的贴装要小得多，提高了在PCB电路板上的装配密度。正是由于上述优势，目前200个以上I/O端子数的大规模集成电路大多采用BGA贴装方式，这种集成电路已经被大量使用在现代电子整机产品中。

图4 QFP和BGA贴装的集成电路比较

综上所述，SMD器件各种贴装方式的正确选择与否，决定了组件的电气性能和热性能是否良好、平均线路长度能否缩短、大规模集成电路I/O端子数量能否提高、装配密度能否提高。SMD器件贴装方式对于电路组件集成度的提高、电子产品的小型化和高可靠性具有决定性的作用。

[1]廖芳.电子产品制作工艺与实训[M].北京:电子工业出版社.2010:134—135

[2]张沛泓,王松林.SMT 车间MES 中飞针测试仪的数据分析和采集[J].中国科技信息.2008 (10):113

[3]郑冰.关于电子装配表面安装技术的研究[J].广西轻工业.2010(9):52-53

[4]王玉龙,孙守红.密脚间距 QFP集成电路引线成形工艺研究[J].电子工艺技术.2010(6): 341-343

SMD Surface Mount Device Placement Process

LI Yongqing
Institute of Technology ,Tieling Teachers College, Tieling Liaoning, 112000,China

For the current electronic component placement process a high degree of popularity, SMD surface mount device is used a lot of the status quo, through the introduction of SMD surface mount devices, discrete devices were investigated SMD, SMD integrated circuits and VLSI placement method , to compare a variety of mounting methods, with the best placement process plan.

10.3969/j.issn.1001-8972.2011.16.048

辽宁省教育科学“十一五”规划项目(项目号：J G 0 8 D B 2 2 5)，课题主持人：李永清

李永清（1966-），女，辽宁铁岭人，副教授，主要从事应用电子技术、电气自动化方向的教学与研究。