基于DDS和PLL技术的WCDMA信号源的设计及实现

胡宜雪，余勋林，江 鹏

(1.光纤通信技术与网络国家重点实验室武汉邮电科学研究院，湖北 武汉 430074;2.武汉虹信通信技术有限责任公司，湖北 武汉 430074)

随着无线通信领域技术的发展，特别是频率合成技术的广泛应用，对信号源的频带宽度、信号源的信号质量和频率变化速度等都提出了更高的要求。本文介绍了一种采用DDS(直接数字合成)芯片输出信号作为PLL(锁相环合成)参考信号来激励PLL芯片产生WCDMA信号的系统，本系统能够实现宽频带信号的输出且能够获得具有高稳定度、高准确度、高频率分辨力和频率转换时间短等性能的信号。本文的DDS芯片选用一种频率、相位、幅度都可编程的AD9854芯片，锁相环合成芯片选用ADI公司生产的ADF4360-1，方便锁相环电路设计。

1 系统总体方案分析

该系统主要采用DDS芯片激励系统电路中的PLL芯片产生WCDMA信号，其方案分析如下:

在系统方案中，一般信号源的本振发生电路都是采用锁相环芯片+低通环路滤波+VCO的方式产生。这种方案的应用比较灵活，对于不同的信号频率输出，可以通过更换VCO进行输出频率的改变且此种方案相位噪声较好［1］。但这种方案具有成本较高、整个系统电路面积较大、结构尺寸较大等缺点，不能满足本文WCDMA信号源成本低及体积小等要求，故本系统从集成方案考虑。本文主要是采用Analog，National Semi，TI等公司推出的集成锁相环芯片方案，这种方案的优点是锁相环电路集成度高、体积小、成本低，满足本文WCDMA信号源的成本低廉、体积小等要求。

另外，由于本系统为了满足通信的要求希望信号的输出频率带宽要尽可能宽，所以信号的频率分辨力必须尽可能的小。但是目前PLL只可能做到频率分辨力为100 kHz，10 kHz或者 1 kHz，而 DDS 则可以做到1 Hz以下;再者，本信号源由于为研发实验和工程开通使用，所以要求输出频率要具有频率准确度和频率稳定度。由于输出频率的稳定性直接由参考频率源的稳定性来决定［2］，因此要选用一个具有较高频率分辨力高稳定输出、低相位噪声的参考频率源。

最后，因为本系统设计的输出信号要求具有频率转换时间短、频率分辨力高等优点。而DDS和PLL都具有各自的性能特点，性能上的不足对它们的使用范围进行了限制，因此采用DDS和PLL相结合的方法能够弥补各自性能特点上的不足，得到相噪低、分辨力高、频带宽和杂散低的输出信号。本文主要采用DDS输出作为PLL电路参考频率源，使PLL的输出信号有较高的频率分辨力，同时DDS产生的信号，PLL可以倍频到工作的频率范围，系统实现简单，系统的总体方案如图1所示。

图1 系统功能结构框图

为了保证DDS输出信号有高纯度的频谱，DDS输出的信号在接入锁相环电路前通过滤波器进一步平滑和滤掉外带杂散信号，当环路锁定后，DDS和PLL的分辨力以及系统的输出［2］为

式中:Fout和FDDS-out分别为PLL和DDS的输出信号频率;fDDS-out为经过R分频器后的PLL的频率步进;FDDSW为DDS时钟的工作频率;NADF4360－1为ADF4360-1环路分频比。B(13 bit)，A(5 bit)，R(14 bit)分别为 ADF4360-1 芯片内部可编程分频计数器，在式(1)中，令NADF4360－1=BP+A，其中P为ADF4360-1预设的双模计数器的值［3］。ΔFDDS为DDS的频率分辨力，N为DDS中相位累加器的字长，ΔFPLL为锁相环PLL的输出信号的分辨力。

PLL参考信号的频率能够以较小的步进改变，选择合适的带宽PLL的输出能够以DDS分辨力的倍数倍频到PLL的工作的频率范围内。在本系统中DDS的N(相位累加器的字长)为48，工作时钟频率设为100 MHz，DDS输出的分辨力由公式(2)可得为3.6×10-7Hz，由此可以得到相同量级的PLL倍频值。所以锁相环输出的信号能实现较高的频率分辨力，由系统框图可知PLL中VCO的输出频率即为系统产生的工作频率。

2 WCDMA信号源的锁相环的设计与实现

本信号源采用集成锁相频率合成芯片ADF4360-1设计锁相环电路，本方案的优点是集成度高、体积小、成本低;缺点是相噪差一些，但满足WCDMA直放站规范的要求，锁相环电路的设计对整个系统的稳定性起着至关重要的作用。

2.1 环路滤波器电路设计

由于本信号源采用DDS输出信号作为PLL电路的参考信号，所以要特别注意PLL的转换时间与DDS的转换时间的相互关系，只有当PLL的转换时间小于DDS的转换时间时，PLL电路才能正常工作。DDS输出的频率带宽和扫频周期决定了DDS的转换时间，而锁相环电路中经过R分频后进入的鉴相器的频率值决定了PLL的转换时间［4］，根据式(1)可以计算出信号源相应的工作频率;所以在本信号源PLL电路设计中为了实现比较快速的频率转换，要采用较高的鉴相频率，从而保证DDS的频率转换速度能够与PLL的频率锁定同步，保证系统能够正常工作。

因此本信号源采用1 MHz的鉴相频率，为了使锁相环易于锁定，环路带宽不能太宽，故设计环路带宽等于鉴相频率的1/10，环路锁定后，可以进一步对环路带宽进行调整，同时为确保环路的稳定性，本系统的相位裕量设计为60°。

本锁相环路电路采用的环路滤波器结构如图2所示。采用ADI公司提供的专用设计与仿真工具软件ADIsim-PLL来进行环路滤波器的设计。

图2 环路滤波器

为了分析和评估本设计频率合成器的相位噪声好坏，采用ADISimPLL软件对该方案的相位噪声模拟仿真，仿真结果如图3所示。这里给出频率为2150 MHz，环路带宽为100 kHz的相位噪声仿真图形，从图中可以看出相位噪声为-89 dBc/Hz@1 kHz，此方案满足了设计目标的要求。

图3 2160 MHz相位噪声图

2.2 WCDMA信号源锁相电路设计与实现

根据该仿真结果设计的最终锁相环电路如图4所示。

图4 锁相环电路图

图1系统设计框图中ADF4360-1和AD9854的工作电平为3.3 V，放大器和数控衰减器的供电为5 V，本设计电源电路采用LM7805和TPS76333两芯片来分别输出各芯片所需要的工作电压。由于AD9854的控制字的写入是由单片机的并行输入实现的，而ADF4360-1则采用串口通信的方式写入，单片机的输出数据和地址以及控制信号都经过本电源电路电平转换后输入各芯片完成控制字的写入，其电源电路如图5所示。

图5 系统供电电路

本电路设计中，为锁相环路ADF4360-1提供精确参考频率的参考频率源设为13 MHz，由于本设计中ADF4360-1的PDF输入频率fDDS-out为1 MHz，由ADF4360-1器件资料，可计算出参考时钟分频R=13，N=2140，此时将Prescaler参数值设置为16，故计数器A=12，计数器B=133。本信号源频率合成器本征信号输出功率设为-6 dBm，核心电流设置为15 mA，故控制寄存器Control Latch初值设置为4FF928H，N寄存器初值设置为008532H;R寄存器初始化设置为000035H，如表1所示;另外，在程序中可以通过修改A和B的值来改变VCO的输出频率从而改变选频中心频率［5］。

表1 寄存器初始化值的设置

3 系统电路的实现及性能测试

为了满足不同设备和实验的需求，本信号源设计兼容拨码开关和RS-485向ADF4360-1设置频率功能，其设计思路如下。

拨码开关设置信号源频率:拨码开关引脚和单片机I/O口相连，查询I/O口状态，并转换成拨码开关设置的频率。同时当拨码开关设置的频率发生变化时，单片机将拨码开关新设置的频率与保存在单片机E2PROM中设置频率相比较，若不同则同时改变E2PROM中的存储的频率，并相应采用串行方式向ADF4360-1写入数据改变信号源中心频率的输出。

RS-485设置信号源频率:按照RS-485协议对串口接收到的数据进行分析，设置信号源频率等基本命令。当通过RS-485设置频率时，通过RS-485协议对数据进行分析，对模块进行查询和命令，相应设置ADF4360-1的输出。

其信号源软件流程图如图6所示。

图6 信号源软件流程图

为了进一步提高本信号源的实用价值，在锁相环输出频率后可以通过HMC247芯片和RF增益模块对信号的输出功率进行可调，HMC247通过单片机和拨码开关进行控制，调控范围为0～31 dB。

在本设计中根据系统输出频率要求，设定ADF4360-1寄存器参数后，由公式(1)可以计算出锁相环的输出信号的中心频率越为2150 MHz。在测试本系统输出信号时，由于ADF4360-1要求输入参考信号频谱纯度较高，因此AD9854为了提供精准的参考信号，先通过放大器放大信号然后经过LC带通滤波器对信号进行提纯。经PLL倍频后产生的输出频率的相噪测试如图7所示，最后测得相位噪声为-99 dBc/Hz@1kHz(如图7所示)达到了WCDMA信号的标准。

图7 测试图(截图)

4 小结

本文介绍了一种采用DDS和PLL技术相结合，兼容RS485和拨码开关进行频率设置并能功率可调的WCDMA信号源的设计，给出了设计的关键参数、控制流程以及部分电路图。由于ADF4360-1内部集成VCO、外部通过单片机I/O口写入控制字，因此该信号源具有外围电路简单、调试方便、功耗和成本低等特点，可广泛应用于工程人员开通现场测试，研发整机设备老化、温升实验，生产批量设备的老化实验以及模块的调试具有很高的实用价值。

［1］金钢.锁相环频率合成方式的彩电数字调谐系统［J］.电视技术，1989，13(1):7-13.

［2］张厥盛，郑继禹.锁相技术［M］.西安:西安电子科技大学出版社，1994.

［3］Analog Devices Inc.ADF4360-7 intergraded synthesizer and VCO［M］.Norwood:Analog Devices Inc.，2004.

［4］陈邦媛.射频通信电路［M］.北京:科学出版社，2002.

［5］Analog Devices Inc.Evaluation board forADF4360-7 integrated VCO＆frequency synthesizer［M］.Norwood:Ana.1og Devices Inc.，2004.