Synopsys发布为最优化实现所有系统级芯片处理器内核的标准单元库和存储器套件

亮点：

1）同一个包括标准单元库和存储器实例的设计套件（以下简称设计套件）可优化一个系统级芯片（SoC）上的所有处理器内核，该设计套件包括超高密度的存储器编译器和超过125种全新的标准单元和存储器实例。

2）可使主CPU内核的性能提高达10%，GPU内核功耗降低达 25%、面积缩小达10%，如Imagination Technologies公司的PowerVR Series6 IP内核。

3）与重要合作伙伴紧密合作开发，包括：Imagination Technologies、CEVA和芯源科技（VeriSilicon）。

4）通过Synopsys的FastOpt服务,在短短的四到六周内即可实现优化的处理器内核。

为加速芯片和电子系统创新而提供软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys,Inc.，纳斯达克股票市场代码：SNPS）日前发布其专为支持多种处理器内核的优化实现而设计的套件，以作为DesignWare®Duet嵌入式存储器以及逻辑库IP组合的扩展。此次发布的全新DesignWare HPC(高性能内核)设计套件包括一整套高速和高密度存储器实例和标准单元库，它们可使SoC设计师优化其片上CPU、GPU和DSP IP内核，以实现最大的速度、最小的面积或最低的功耗，或针对其特殊的应用需求实现上述三者的最优化平衡。

Synopsys多样化的DesignWare IP包括经过硅验证的嵌入式存储器编译器和标准单元库，它们支持一系列从180 nm～28 nm的晶圆代工厂和工艺，并已经成功地应用在超过三十亿只已发货的芯片之中。DesignWare Duet嵌入式存储器和逻辑库套件包含了实现一个完整的SoC所需的所有物理IP单元，包括标准单元、SRAM编译器、寄存器文件、ROM、数据通道库和功率优化包（POK）等。并提供了过驱动/低电压工艺、电压温度（PVT）角、multi-channel单元、存储器内建自测和修复等选项。为满足先进CPU、GPU和DSP内核在速度和密度上的特殊要求，DesignWare HPC设计套件添加了为此而在性能、功耗和密度等方面进行了优化的标准单元以及存储器实例。

HPC设计套件包括快速缓存存储器实例和性能经调整的触发器，它们可实现比标准Duet套件高出达10%的速度提升。为了使动态和漏电功耗以及芯片面积减少到最小，新的套件提供了面积优化的触发器、多比特触发器和一种超高密度二端口SRAM，实现了高达25%的面积缩小和功耗降低，同时保持了处理器的性能。

为了帮助设计团队在最短的时间内实现其处理器和SoC的设计目标，Synopsys还提供优化的设计流程脚本和专家内核优化咨询，包括FastOpt实现服务。