C波段下变频器的设计与实现

黄阳镇，耿军平，金荣洪，梁仙灵，朱晓伟

（上海交通大学电子工程系，上海 200240）

C波段下变频器的设计与实现

黄阳镇，耿军平，金荣洪，梁仙灵，朱晓伟

（上海交通大学电子工程系，上海 200240）

下变频器是微波接收机的关键组件，其性能优劣将影响整个系统的指标。采用至上而下的模块化设计方法研制了一款C波段下变频器，首先进行下变频器的系统搭建和分立器件的指标分配，然后完成分立模块的原理设计、仿真优化和功能实现，最后实现系统集成和调试封装。该下变频器主要包括低噪声放大器、镜像抑制微带滤波器、锁相环本振源、混频器和功分器等元器件，体积小且便于集成，其射频输入为4.65±0.25GHz，中频输出为1.3±0.25 GHz，测试噪声系数为4 dB，增益为1 dB，镜像频率和杂散信号抑制性能良好，各项指标满足系统要求。

下变频器；模块化设计；锁相环；噪声系数

0 引 言

下变频器是通信接收中关键组件，被广泛应用在微波通信、雷达、遥控以及许多微波测量系统［1］。下变频器抑制带外干扰并提供一定的变频增益，将信号最终变频到满足解调终端的频段，其性能的优劣将对整个系统的各项指标产生重大的影响［2］。下变频器一般由放大器、混频器和本地振荡器等有源器件组成［3－4］，合适的器件选择和电路匹配设计直接影响到增益、噪声系数及功率容量等性能指标。下变频设计有两个难点：一方面由于其工作在C波段、Ku波段乃至更高频段，频段的提高将加剧寄生效应和耦合效应，由此导致了器件性能的不确定性，从而增加了电路调试和设计的难度；另一方面，下变频器中包括了数字电路、模拟电路及微波电路模块，器件匹配、电磁兼容及数字模拟电路隔离等问题也提高了设计复杂度。因此，如何快速高效地研制一款性能指标满足特定系统要求的下变频器是值得探究的。

采用至上而下的模块化设计方法设计一款高性能的C波段下变频器［5］。首先进行下变频器的系统搭建，主要包括低噪声放大器、镜像抑制微带滤波器、锁相环本振源、混频器和功分器等元器件。通过整体仿真，合理分配分立元件的参数指标。然后完成子部件的原理设计、仿真优化和功能实现。最后合理布局版图并留有调试端口，完成系统集成、调试和封装。测试结果表明，下变频器的噪声系数为4 dB，增益为1 dB，镜像频率和杂散信号抑制性能良好，各项指标满足系统要求。该设计方法思路清晰，简单高效，可应用于其他频段的下变频器的设计，对微波组件设计有一定的参考意义。

1 总体设计

设计中，下变频器安装在接收开关之后，基带单元之前。根据接收机系统的通信要求，制定了主要的性能参数，中频输出为1.3±0.25 GHz，噪声系数为4 dB，增益为1 dB。

根据性能参数的要求以及参考传统下变频器的框架，设计下变频器的内部基本结构，主要包括LNA、镜像抑制滤波器、混频器和本振频率源四个组成部分，如图1所示。射频信号被LNA放大和镜像抑制滤波器滤波后，在混频器中与本振混频，从而得到中频信号。镜像抑制滤波器用于减少镜像噪声对系统接收的干扰，本振频率源通过锁相环电路实现，用于产生高稳定度和低相噪的点频源。

图1 下变频器内部结构图

根据原理框图和性能指标，在EDA软件ADS（Advanced Design System）中完成链路设计及元器件的指标分配，如图2所示。围绕最佳性价比和最高可行性原则来分配各元器件的指标，即平衡各个分立器件的性能成本和设计难度，以相对常规的分立模块来达到下变频器整体性能的最优。设计中，通过参考实际芯片的datasheet，合理设置各元器件的指标参数，如LNA的增益和噪声系数；滤波器的带内插损和带外抑制；混频器的变频增益，端口隔离及频率源的相位噪声和稳定度。通过ADS计算，仿真结果如图3所示，下变频器的噪声系数为3.867 dB，增益为0.998 dB。该仿真结果可作为芯片选型和电路设计的参考，提高元器件模型的精确度可进一步提高整体仿真的准确度。

图2 下变频器链路设计

图3 下变频器ADS仿真结果

2 模块设计

基于总体设计的计算结果，分别在ADS、HFSS及Altium Designer中设计各个模块，并最终做系统集成。

2.1 LNA设计

低噪声放大器（LNA，Low Noise Amplifier），是射频信号通过的第一个模块，保证信号在低噪声的前提下进行放大，其噪声系数基本决定了下变频器的整体噪声系数［6］。

LNA的设计应首先满足最佳噪声性能原则，在此基础上，根据接收机设计指标设计足够高的功率增益［7］。结合总体设计的元器件指标要求并查阅相关芯片资料，选取了ATF34143的耗尽型微波晶体管，设计原理图并通过优化设计，如图4所示。LNA的增益以及噪声系数见图5。

图4 LNA电路原理图

图5 LNA的噪声系数和增益

2.2 镜像抑制滤波器设计

镜像抑制滤波器用于抑制带外杂散信号及镜频干扰以减少系统中噪声。镜频干扰指的是当有用信号和噪声信号的频率在频率轴上对称地位于本振信号LO的两边，则两个信号在混频过后会同时被搬移到同一个中频频率。

设计采用多枝节的三模微带滤波器［8］，以便于集成加工，如图6所示。谐振器主要由两个枝节以及一段水平微带线组成，其长度和宽度分别为l1和w1，l2和w2以及l3和w3。根据奇偶模理论分析，该谐振器主要有三个谐振点，分别为

其中εeff代表有效介电常数。基于电磁仿真软件HF+ SS的优化，滤波器的最优参数见表1。如图7所示，滤波器的带内插损小于1 dB，带外抑制大于25 dB，通带带宽为4.4～4.9GHz，相对带宽达到10.7%。

图6 滤波器结构图

表1 镜像抑制微带滤波器尺寸

图7 滤波器性能

2.3 混频器设计

设计中的下变频器要将射频信号经过变频之后得到中频输出，选用 Hittite公司的混频器芯片HMC488MS8G。首先此芯片是采用无源的双平衡混频器结构，具备较好的隔离度，并能很好地抑制寄生信号；其次，此芯片不需要直流偏置，是一种无源的混频结构，这就使得它结构变的更简单，操作更容易，且稳定性较好。HMC488MS8G的射频与本振输入频率范围为4～7 GHz，中频输出频率为 DC到2.5 GHz，只有8 dB的变频损耗，输入1 dB压缩点8 dBm，本振与射频输入隔离度为30 dB，都满足下变频模块指标的要求。

2.4 锁相环频率源设计

锁相环频率源是利用锁相环的频率无误差跟踪特性［9］，使得压控振荡器（VCO）产生与晶体振荡器相同频率稳定度的频率信号，参考锁相环频率合成器的基本结构［10］，设计电路组成方案，如图8所示。电路主要包括锁相芯片 ADF4107，VCO芯片HMC358MS8G以及温补晶体振荡器。VCO输出信号经分频后，在鉴相器中与晶体振荡器的振荡信号进行相位比较并输出误差电压。误差电压通过环路滤波器加载到VCO的电压控制端，将输出频率锁定在5 950MHz，且与晶振频率具有相同的频率稳定度。锁定后的信号频率通过威尔金森功分器和π衰网络，获得高稳定、低噪声且满足电平值要求的固定点频信号。

图8 PLL电路组成框图

鉴相器、分频器、VCO及晶体振荡器的性能基本由器件所决定，因此环路滤波器的设计直接关系到锁相环电路的噪声性能、捕获及跟踪性能。环路滤波器主要的设计参数有环路带宽和相位域度。当环路带宽选在晶振的噪声功率谱密度曲线和VCO的噪声功率谱密度曲线的交点频率附近，则噪声性能接近最佳。本设计中采用三阶无源环路滤波器，经调试，当环路带宽取为10 kHz，频率源的相噪性能最佳，其对应的参数如图9所示。

图9 环路滤波器参数

该方案电路结构简单，获得的振荡信号稳定度高、相位噪声低，整体电路原理图在Altium Designer中设计完成，如图10所示。

3 模块集成与测试

基于各元器件的设计和优化，在 Altium Designer完成系统集成。系统集成需要考虑版图尺寸、电磁干扰以及模块隔离等问题。由于本振源要为多个器件提供参考频率，因此把锁相环本振源单独设计为一个模块，而其余的元件组成混频模块。

图10 PLL整体电路原理图

3.1 本振模块与测试

本振模块主要包含两部分：FPGA控制板和PLL微波电路板，如图11所示。通过数字控制字设置锁相芯片ADF4107的寄存器设置，可以实现单频率输出和扫频输出。

图11 本振模块

本振模块测试结果如图12所示，输出频率为5 950 MHz，输出电平值为3.34 dBm，相位噪声达到－87 dBm＠1 kHz；－85 dBm＠10 kHz；－102 dBm＠100 kHz；－127 dBm＠1 MHz，达到设计要求。

图12 本振模块相位噪声

3.2 混频模块与测试

混频模块主要包含三部分：LNA、镜像抑制滤波器和Mixer，如图13所示。封装的盒子采用腔体隔离，以减少电磁互扰。

图13 混频模块

通过安捷伦信号分析仪，信号发生器和噪声源对加工制作好的混频模块进行测试，结果如图14所示。其中在1.3±0.25 GHz的中频输出，噪声系数为4.1±0.4 dB，增益为1.5±1 dB。由于混频模块为三级连接，因此关于增益和噪声系数的抖动属于可接受的范围，其性能满足设计指标和通信要求。

图14 混频模块增益和噪声系数

3.3 频谱测试

通过安捷伦频谱仪和信号发生器测试下变频器的频谱性能，结果如图15所示。射频输入信号通过下变频器，在1.3±1 GHz的带宽范围内，镜像频率和杂散信号抑制性能良好。

4 结 语

图15 下变频器频谱性能

设计研制了一款C波段下变频器，采用至上而下的模块化设计方法。首先基于ADS软件实现下变频器的系统搭建，系统主要包括低噪声放大器、镜像抑制微带滤波器、锁相环本振源、混频器和功分器，通过整体仿真，合理分配分立元件的参数指标。然后借助于各类EDA工具完成子部件的原理设计、仿真优化和功能实现。最后合理布局版图并留有调试端口，完成系统集成、调试和封装。测试结果表明，在1.3±0.25 GHz的中频输出，噪声系数为4 dB，增益为1.5 dB，镜像频率和杂散信号抑制性能良好，各项指标满足系统要求。另外针对下变频器的设计方法和步骤对微波组件设计行业有一定的参考意义。

［1］汪莉.K波段集成下变频器的设计［D］.南京：南京理工大学，2008.

［2］赵浩辰.Ku波段高性能下变频模块研究［D］.成都：电子科技大学，2013.

［3］王频.GPS接收机 L_1波段下变频电路设计与研究［D］.西安：长安大学，2011.

［4］苑春雷.C波段收发信机的研制［D］.西安：西安电子科技大学，2011.

［5］孙家训.基于直播卫星接收的高性能LNB设计［D］.合肥：安徽大学，2011.

［6］LEE THOMAS.The Design of CMOS Radio Frequency Integrated Circuits［M］.Cambridge：Cambridge Univer+ sity Press，1998.

［7］毛文杰，冉立新.一种基于接收机整机噪声最佳的射频LNA匹配电路设计［J］.电路与系统学报，2002，7（3）：21+24.

［8］MA，ZHEWANG，etal.Design of a broadband bandpass filter using microstrip stubs+loaded three+mode resonator［C］／／Microwave Conference Proceedings（APMC），2011 Asia+Pacific.IEEE，2011.

［9］袁慧琴，郭春生.C波段锁相环式本振源设计［J］.现代雷达，2008，30（1）：84+86.

［10］薛颜，杨霄垒，周启才，等.一款低抖动宽调节范围锁相环频率合成器的设计［J］.中国电子科学研究院学报，2014，9（1）：101+104.

黄阳镇（1989—），浙江金华人，硕士研究生，主要研究方向是射频微波电路、天线设计及收发机的信道仿真和系统搭建；

E+mail：hyzhyzduty＠sjtu.edu.cn

耿军平（1972—），陕西宝鸡人，副教授，主要研究领域为电磁场理论及现代天线技术，电磁计算方法，信号处理等；

E+mail：gengjunp＠sjtu.edu.cn

金荣洪（1963—），江苏无锡人，教授／博士生导师，主要研究领域为电磁场理论、现代天线技术、电磁计算方法、天线信号处理、智能天线及相控阵天线等；

梁仙灵（1978—），男，浙江台州人，副教授，主要研究领域为电磁场理论、现代天线技术等；

朱晓伟（1985—），男，江苏淮安人，硕士研究生，主要研究方向为射频与微波电路，功率放大器设计。

The Design and Realization of LNB in C-band

HUANG Yang+zhen，GENG Jun+Ping，JIN Rong+hong，LIANG Xian+ling，ZHU Xiao+wei
（Shanghai Jiaotong University，Department of Electrical Engineering，Shanghai200240，China）

LNB is the key component ofmicrowave receiver，which substantially affects the overall per+ formance of the communication system.A modularized top+down design method is introduced to develop the LNB with high performance in C+band.Firstly，the system construction and the index distribution of discrete devices are completed based on the ADS software；Then the design，simulation and optimization are accomplished by the EDA simulation software and system integration and packaging can be realized fi+ nally.The proposed LNB with good performance and compact structuremainly consists of a LNA，ami+ crostrip filter，a PLL frequency synthesizer，amixer and a power divider.RF input frequency and IF out+ put frequency of theproposed LNB is 4.65±0.25 GHz and 1.3±0.25 GHz respectively.According to the test result，the noise figure is4 dB and the Gain is1 dB，and a good performance ofmirror frequency and spurious signal suppression can be achieved tomatch the communication system requirements.

LNB；modular+design；PLL；noise+figure

TN819.1

：A

：1673+5692（2014）06+643+06

10.3969／j.issn.1673+5692.2014.06.018

2014+10+24

2014+11+13

国家重大专项（2011ZX03001－007－03）；国家自然科学基金（61201058）；上海市教育委员会科研创新项目（12Z112030001）；教育部留学回国人员科研启动基金；SMC－晨星优秀青年教师计划