含复杂可编程逻辑器件电路板的自动测试技术研究

孙丽平 孟凡波 张允强 丁晓玲

(1.海军航空工程学院 烟台 264001)(2.中共青岛市委党校 青岛 266071) (3.即墨广播电视大学 青岛 266200)(4.青岛职业技术学院 青岛 266555)



含复杂可编程逻辑器件电路板的自动测试技术研究

孙丽平1,2孟凡波2张允强3丁晓玲4

(1.海军航空工程学院 烟台 264001)(2.中共青岛市委党校 青岛 266071) (3.即墨广播电视大学 青岛 266200)(4.青岛职业技术学院 青岛 266555)

复杂可编程逻辑器件作为电路的核心器件,其故障往往会导致整个电路功能失效。论文详述了国内外含复杂可编程逻辑器件的研究现状,并在分析现有主要采用的测试方法优缺点的基础上,对发展方向和思路进行了分析探索。

复杂逻辑器件; 边界扫描; VITAL; Scan Works

Class Number TP206

1 引言

可编程逻辑器件(PLD)通过编程就可灵活方便地实现不同的电路功能,自20世纪70年代初期以来经历了从PROM、PLA、PAL、GAL、CPLD到FPGA的发展过程[1],在结构、工艺、集成度、功能、速度和灵活性方面持续改进和提高,在新型电子装备电路板上的应用越来越广泛的同时,对其功能测试和故障诊断提出更迫切的需求和更高的要求。

2 国内外研究现状与发展

20世纪80年代中期工业界出现了可测试性设计(DFT)思路,将器件的可测试性直接设计到芯片中,解决了传统电子系统在设计时很少考虑生产和使用中的测试问题[2]。1985年,欧洲联合测试行动组(JETAG)成立并提出了边界扫描测试(BST)技术。1990年,形成了IEEE1149.1边界扫描测试标准。工作组持续对该标准进行了一些补充和完善,制定并公布了IEEE1149.4、IEEE1149.5和IEEE1149.6等一系列标准,对边界扫描测试标准进行完善和扩展。随着边界扫描技术的标准化和边界扫描技术的广泛应用,90%的复杂逻辑器件都带有边界扫描结构,国际上各大电子公司如TI、Altera、Motorola等都在其主流产品中增加了边界扫描结构。

国外边界扫描测试系统和测试软件的开发也取得了非常大的进展。20世纪90年代初期,Philips公司开发出了世界上第一个边界扫描模块,此后,又推出了PM3705、PM3720边界扫描测试仪。TI公司和NS公司分别推出了可用于边界扫描测试的嵌入式总线主控芯片SN74,TS990等。1991年,Corelis公司开发出一系列边界扫描测试仪和基于JATG的在线编程工具,能够完成复杂逻辑器件测试矢量生成、测试实施、故障诊断和在线编程。目前,市场上广泛应用的有:ASSET公司的Scan Works软件,Teradyne公司的Victory软件,Philips公司的PM3720边界扫描测试机和Brother公司的边界扫描测试仪产品,这些产品对复杂逻辑器件的测试提供了强有力的支持。约瑟夫斯特凡学院Franc Novak等将压力传感器电路和IEEE1149.4的模拟总线结合,实现了对压力传感器电路的功能测试。2004年,荷兰JTAG公司推出混合信号边界扫描评估系统JTAG 1149.4 Explorer,通过模拟信号总线对测试系统提供模拟测试接口,能对含复杂逻辑器件电路板的电阻和电容进行参数测试。英国的兰开斯特大学的C.Jeffrey教授把IEEE1149.4混合信号边界扫描测试技术和综合诊断配置方法结合起来,为含复杂逻辑器件的混合信号电路的远程测试提供了一种解决思路,可以支持对关键电路的节点进行实时测试。

由于进口的测试系统价格昂贵,对使用人员要求高,因此,研制边界扫描测试仪器及其软件系统来完成含复杂逻辑器件的解决方案也是国内科研院所的研究热点。20世纪90年代,国防科技大学、广州电子部五所等科研院所自行研制测试软硬件,组建测试系统,成功开发了边界扫描测试系统原型机,但是只是针对IEEE1149.1的标准研制出数字信号边界扫描测试仪的验证样机,对IEEE1149.4标准的模拟信号电路的测试还只是处于理论研究阶段,测试方法和测试系统组建研究技术研究与应用还有局限性。

目前国内对复杂逻辑器件电路板的测试思路有如下几种:冯威的MERGE法边界扫描技术,构造UUT的边界扫描结构进行测试;采用可编程片上系统(SOPC)技术提供片上系统的解决方案,来优化电路板的可测性和测试矢量;利用单片机搭建边界扫描控制器;以ASSET公司的Scan Works软件等为基础的测试平台,采用软件厂家提供的USB、PCI接口的专用边界扫描控制器的手段;但是上述方法只能对被测板中处于边界扫描链路的器件进行测试,对未处于链路中的器件和被测板的接口故障是无法检测的。

在测试方法上,边界扫描技术对支持边界扫描的器件能够完成测试,但无法进行外围器件的测试,因而无法形成完整的边扫链;边界扫描和外部输入矢量测试相结合的方法是测试人员常用的一种改进方法,能够较全面地测试外围器件和核心器件之间的互连线,但只能针对那些测试性设计良好、能形成边界扫描链的电路进行测试,对含复杂逻辑器件未形成完整的扫描链路的,就难以完成整板的有效测试和故障诊断,并且无法检测FPGA器件内部的工作状态。大规模和超大规模集成电路复杂内部逻辑和封装形式的改变,用户级电路功能测试的难度也逐渐加大,这些方法都无法满足日益更新的电子装备的维修测试要求。

目前,现有的大部分基于ATE设备、应用LASAR仿真的自动测试方法只能对简单逻辑器件进行功能和时序测试,而不能直接对含复杂逻辑器件电路板进行有效的测试。要完成此类电路仿真和后处理,首先必须对复杂逻辑器件进行功能建模。国内研究人员尝试采用基于VITAL建模方法,将生成的器件模型加入LASAR器件库中,完成复杂逻辑器件的测试,一定程度上提高了故障覆盖率。

3 复杂逻辑器件电路板的工作原理和测试方法

3.1 复杂逻辑器件电路板的工作原理

PLD属于半定制的通用性器件,只要对其进行编程,就可以实现想要的逻辑功能。目前使用最广泛的PLD有两种,一种是现场可编程门阵列(FPGA),另外一种是复杂可编程逻辑器件(CPLD)。

以FPGA为例,简要介绍复杂逻辑器件的工作原理。FPGA分反熔丝型和SRAM型,前者只能一次编程,后者可以无限次编程。以SRAM型为研究对象,FPGA由可配置逻辑模块(CLB)、输出输入模块(IOB)、可编程连线资源(PIR)三个部分组成,利用小型查找表(16×1RAM)来实现组合逻辑,每个查找表连接到一个D触发器的输入端,触发器再来驱动其他逻辑电路或I/O。FPGA通过向内部静态存储单元加载编程数据来实现逻辑,FPGA所能实现的功能由存储在存储器单元中的值决定。

FPGA的逻辑功能块排成阵列,由可编程的互连资源连接这些逻辑功能块来实现不同的设计。典型的FPGA通常包含三类基本资源:可编程逻辑功能块、可编程输入/输出块和可编程互连资源。可编程逻辑块是实现功能的基本单元,多个逻辑功能块规则地排成一个阵列结构,分布于整个FPGA芯片。可编程输入/输出块位于逻辑单元阵列周围,是芯片内部逻辑与外部管脚之间的接口。可编程内部互连资源包括各种长度的连线线段和一些可编程连接开关,将各个可编程逻辑块和输入/输出块连接起来,构成功能特定的电路。用户可以通过编程来决定每个单元的功能和它们之间的互连关系,从而实现所需的逻辑功能[3]。

目前大部分FPGA都采用查找表(LUT)技术。LUT实质上是一个RAM,多使用4输入LUT,每一个LUT都可以看成一个有4位地址线的16×1的RAM,当用户通过软件描述了一个逻辑电路以后,FPGA开发软件会自动计算逻辑电路的所有可能结果,并把结果写入RAM。当外部输入信号进行逻辑运算时,就相当于输入一个地址数据进行查表,找出与地址对应的内容并且输出。

3.2 基于边界扫描技术的测试方法

3.2.1 边界扫描技术在复杂逻辑器件测试中的应用

在测试方法上,以针床测试和飞针测试为代表的在线测试方法逐渐被边界扫描测试等可测性设计技术取代,并已成为国内外的标准测试手段。

边界扫描测试技术是一种可测试结构技术,用来解决测试探针所不能实现的测试问题。它的优点是不仅能测试集成电路芯片的输入/输出管脚的状态,而且能测试芯片内部工作情况以及引线级的开路和短路故障,同时提高了数字电路的可观察性与可控制性。缺点是对被测电路板的可测试性设计提出了较高的要求。并且,由于军用产品对电路的抗干扰能力和信号驱动能力等有特殊的要求,通常需要在FPGA外围增加不支持边界扫描的非边界扫描器件[4]。

3.2.2 含复杂逻辑器件的非完全边界扫描电路测试

由于非完全边界扫描电路板广泛存在,测试人员就要面临BS器件和非BS器件统一测试的问题。

通过边界扫描扩展卡,构造UUT的边界扫描结构也是近期推出的一种测试思路,但是这种测试思路无法充分利用技术相对成熟的ATE和LASAR仿真软件来实现自动测试。

边界扫描和外部输入适量相结合的方法能够解决含复杂逻辑器件数字电路板中部分非边界扫描器件的部分功能测试问题。其原理是使用LASAR等故障诊断软件,控制ATE产生测试激励,由电路板的边缘连接器送到非边界扫描器件,产生的响应向量由与其相连的边界扫描器件获取[5]。把采集到的响应向量与预期进行比较,判断器件是否正常。这种测试思路能够完成外围器件的功能测试和互连测试,但对复杂逻辑器件的工作状态无法检测。同时引入了边界扫描控制信号之间的时序配合问题,进而提高了对测试诊断程序的要求。

3.2.3 基于边界扫描技术的簇测试

由于边界扫描器件和非边界扫描器件组装的非完全边界扫描电路板广泛存在,簇(Cluster)测试[4]是解决该类电路进行故障检测与隔离的一种较常用方法。

将由若干非BS器件组成的逻辑簇称为一个簇,通过BS器件对簇进行的测试就称作簇测试。

簇测试原理:首先将常规器件芯片聚类合并构成相应的逻辑功能簇,其输入输出端口与若干BS器件相连,按照一定的算法生成簇测试矢量。边界扫描测试开始时,簇测试矢量通过其输入端BS器件加载,测试响应由输出端BS器件捕获并通过边界扫描链移出,然后进行结果分析和处理[6]。

簇测试在某些研究单位已经得到部分应用,但当前国内成熟的边界扫描软件多为国外进口,不易于现有测试设备及软件集成,造成边界扫描和其他测试手段联合测试的方法难于实现。

3.3 基于VITAL建模的测试方法

由于测试性设计水平所限,边界扫描测试并不能达到规定的故障检测与隔离水平。利用FPGA开发环境中生成VITAL模型并导入LASAR,通过电路板的好板仿真和故障仿真,生成后处理文件,经ATE调用完成含FPGA电路板的功能测试[5],可提高被测电路故障覆盖率。

基于VITAL语言的含FPGA电路板测试步骤如下:

1) 在FPGA开发环境中,对FPGA器件进行功能描述;

2) 编译FPGA器件的功能描述文件,输出FPGA的配置文件和VITAL标准格式数据,建立FPGA器件的软件模型;

3) 将VITAL标准格式数据导入LASAR,建立FPGA软件模型,实现FPGA功能建模;

4) 把电路板的网表文件导入LASAR仿真软件,将仿真的结果导出,后处理是将LASAR生成的IEEE1445格式的测试数据转换成ATE可以识别的LARTAP文件格式。转换后的*.tap文件就可以载入ATE,完成对故障电路板的自动检测[7]。

3.4 含复杂逻辑器件模拟电路板的测试

目前,复杂的数字电路被电子设备广泛使用,但是仍然需要模拟电路提供信号处理和接口服务。据美国军事部门报道,电子设备数字与模拟部分的比例通常为4∶1,而设备故障的80%都出自模拟部分,模拟部分的可靠性对整个系统起到了决定性的作用,并且其测试成本占用了总成本相当大比例。但是由于模拟电路固有的元件容差、参数连续性等特点,导致模拟电路故障诊断的理论研究还有待提高。近年来,基于数模混合电路测试性分析技术,将数字和模拟电路放在统一架构下进行测试成为研究热点。

IEEE1149.X系列标准的出现,不但使数模混合电路的测试成为可能,而且实现了板级、系统级的测试。该标准增加了两条模拟测试总线和两个模拟测试存取口,同时在模拟引脚上增加了模拟边界扫描单元,并将它们与数字边界扫描单元串联共同形成边界扫描寄存器链,为测试指令和测试数据提供了串行通路[8]。该标准主要实现三种功能:互联测试、参数测试、内部测试[9]。对混合电路的数字部分,使用IEEE1149.1标准规定进行边界扫描测试;而对混合信号电路中的模拟部分,IEEE1149.4标准专门规定了特殊的边界扫描结构来实现模拟电路的边界扫描结构,即实现模拟虚拟探针测试。

4 存在的问题和发展方向

当前,含复杂逻辑器件电路板的测试依然存在以下问题:

1) 由于电路板上不具有边界扫描结构的器件仍然存在,边界扫描板级测试的故障覆盖率和测试效率不高;

2) 对于一个特定的边界扫描链路,在兼顾故障覆盖率的情况下生成的测试矢量优化程度不高,从而导致边界扫描的效率大大降低[10];

3) 随着边界扫描链长度的增加,测试矢量倍增,测试效率也随之降低。

测试成本以及随着器件尺寸缩小产生的测试能力的限制,都使得DFT技术受到越来越多的关注。而混合电路边界扫描测试总线技术可以使混合电路的测试性得到提高。因此,研究的重点在于优化电路板的可测性、测试矢量和测试结构,来降低测试矢量的加载开销,从而提高测试效率。目前,国外在利用边界扫描技术对电路板进行测试时,重点关注的三个问题分别是提高故障覆盖率、减少测试时间和降低功耗。

5 结语

含复杂逻辑器件电路板的测试涉及多学科领域,国内对该领域的研究方兴未艾。限于当前电子装备的可测试性设计水平,仅靠某种手段很难达到故障检测隔离要求。立足现有设备、采用综合手段实现含复杂逻辑电路板的测试势在必行。

[1] 张宏伟,蔡金燕,封吉平.PCB可测性设计[J].华北工学院测试技术学报,2001,15(1):32-34.

[2] 杨士元.模拟系统的故障诊断与可靠性设计[M].北京:清华大学出版社,1993.

[3] 江峻.FDP FPGA芯片可编程逻辑单元建模与故障测试[D].上海:复旦大学,2010.

[4] 王佩宁,等.面向功耗优化的伪随机测试矢量生成[J].电子器件,2002,25(2):174-177.

[5] 孙媛媛.FPGA的边界扫描测试方法研究[D].哈尔滨:哈尔滨工程大学,2004.

[6] 钟春丽.基于边界扫描的故障测试诊断系统的设计与实现[D].郑州:解放军信息工程大学,2013.

[7] 王学伟,蔡士闯,李寒冰.LASAR仿真中的VITAL建模方法研究[J].电子测量技术,2011,11:23-26.

[8] 芦秋雁.FPGA中边界扫描电路的设计[D].成都:电子科技大学,2009.

[9] 李正光,雷加.基于IEEEI149.4的测试方法研究[J].电子工仪器仪表用户程师,2003(4):10-13.

[10] 冯威,王东,孙英侠.基于边界扫描的数字电路自动测试系统设计[J].计算机测量与控制,2009,17(6):1022-1024.

Automatic Test Technology with Complex Programmable Logic Device of Circuit Board

SUN Liping1,2MENG Fanbo2ZHANG Yunqiang3DING Xiaoling4

(1. Naval Aeronautical Engineering Institute, Yantai 264001) (2. Party School of CPC Qingdao Municipal Committee, Qingdao 266071)(3. Jimo City Finance Bureau, Qingdao 266200) (4. Qingdao Vocational and Technical College, Qingdao 266555)

The fault of complex programmable logic device as the core device circuit often leads to failure of the entire circuit function. In this paper, research status of complex programmable logic device with the domestic and foreign details, and the existing testing method mainly adopted based on analyzing the advantages and disadvantages, are analyzed to explore the idea and direction.

complex logic devices, boundary scan, VITAL, Scan Works

2015年1月3日,

2015年2月26日 作者简介:孙丽平,女,工程师,研究方向:设研究方向:设备维修。孟凡波,男,研究方向:设备维修。张允强,男,讲师,研究方向:电路设计。丁晓玲,女,讲师,研究方向:CAD设计。

TP206

10.3969/j.issn1672-9730.2015.07.005