基于静电防护的TVS保护电路与电容保护电路的对比评估

孙红艳++童瑞婷++谢伟

摘 要：针对静电放电（ESD）电流对设备内部芯片造成的功能性破坏，该文基于静电放电电流在电路板中传导的电气模型，并对静电放电波形进行频谱分析，分析表明静电放电干扰含有大量高频成分，丰富的高频成分会干扰到设备的正常工作。然后，通过对比分析了典型的TVS电路和电容电路对ESD电流的抑制能力，并从理论和实验进行分析验证。实验结果表明，两者的滤波效果在频域和时域两个方面有着一定的差别。该文在此基础上提出基于TVS和电容的芯片级保护方案，为产品的设计和整改提供借鉴。

关键词：静电放电 滤波 频谱分析 静电放电保护

中图分类号：TN432 文献标识码：A 文章编号：1672-3791（2014）11（c）-0092-03

随着半导体工艺的不断发展，设备的工作电压越来越低，随之而来的ESD耐压能力也越来越差，由于ESD导致的电子设备功能失效或损坏的情况频频出现[1]。TVS是一种新型高效电路保护器件，它具有极快的响应时间（亚纳秒级）和相当高的浪涌吸收能力。当它的两端经受瞬间的高能量冲击时，TVS能以极高的速度把两端间的阻抗值由高阻抗变为低阻抗，以吸收一个瞬间大电流，从而把它的两端电压箝制在一个预定的数值上，以保护后面的电路元件不受瞬态高压尖峰脉冲的冲击。传统的电容滤波也可以起到ESD保护作用，相比于TVS，其特点是体积小，成本低，易更换，不用考虑结电容问题[2]。

1 静电防护原理与建模

静电放电通过两种渠道在传播，一种是感应的空气放电；另外一种是传导，感应的空气放电主要防护措施是屏蔽，主要考虑结构等方面的问题；传导的防护主要是吸收，一方面在入口处需要旁路低阻抗电路，另一方面需要对工作电压进行嵌位。

GB17626.2中对ESD抗扰度试验用的模型为HBM人体金属模型，为150 pf典型值电容与人体电阻330 Ω串联组成。为了精确得到实际的放电波形，还必须考虑分布参数的影响[3]。ESD发生器的电气模型如图1（a）所示。其中C1和R1为充电电容与充电电阻，C2与C3为发生器和放电部位的对地电容，L1和L2为自感，L3与R3为接地回路阻抗。

进行Simulink建模，并测量50 Ω负载上实际所受的干扰电压，得到的仿真结果与实测结果的对比如图1（b，c）所示。

FFT的计算结果与测量得到得频谱对比如图2所示。由此可见，ESD放电具有上升时间短、高电压、大电流的特点，在电路频域变换中我们看到静电放电电流有将近1 GHz的带宽。静电放电干扰含有大量高频成分，丰富的高频成分会干扰到设备的正常工作。这对分析发生器性能和滤波器的设计有重要意义。

2 基于时域的TVS保护电路与电容保护电路

2.1 基于时域的TVS保护电路

建立如图3所示的仿真模型，放电电压为2 kV，可以得到理想TVS滤波后干扰电压近似为一条直线，静电放电电流几乎被完全泄放，但实际中我们还需考虑泄流通路中寄生电感的影响。由于ESD电流具有很陡的上升沿，根据U=L·dI/dt，在负载端将产生很高的电压过冲。对于TVS滤波，忽略TVS导通时的阻抗，根据公式（1），可以估算出负载端的电压表达式为[4]：

其中，L为寄生电s感，。

若Ls=20 nh，此时的干扰电压剑峰将达到200 V，如图4所示。实际测得的波形如图5（a）所示。

2.2 基于时域的电容保护电路

建立如图3所示的仿真模型，放电电压为2 kV，可以得到理想电容滤波后的干扰电压呈指数光滑增长。实际电路中依然要考虑泄流通路中寄生电感的影响，实际测得的波形如图5（b）所示。

2.3 对比分析

通过对比ESD被滤波前后，可以看出TVS与1uf电容均能达到很好的抑制效果。图5中可以看到，TVS起到了对被保护器件的嵌位功能，干扰电压由震荡过渡到嵌位区，最后衰减至零，而电容滤波使干扰电压迅速衰减至零。

3 基于频域的TVS保护电路与电容保护电路

3.1 基于频域的电容保护电路

设源阻抗和负载阻抗为50 Ω（匹配），考虑到实际电路电容寄生电感的存在，到达某一谐振频率后电容便呈现感性，电容的滤波效果会随着频率增大而降低，即公式表示为：

运用矢量网络分析仪测得的1 uf电容1 GHZ内S21参数（传输系数）如图6（a）所示。（a）中10 MHz处是谐振频率造成的转折点。灰色区域是大于10 dB的衰减，对应频谱图中的100 MHz低频段。

3.2 基于频域的TVS保护电路

选用的TVS在1 GHz内S21参数测量如图6（b）所示。图中100 MHz处是谐振频率造成的转折点。灰色区域是大于10dB的衰减。

3.3 对比分析

100MHz低频段是ESD电流频谱的主要成分。而1 uf电容和TVS在100 MHz内都有大于10 dB的电压衰减。由图7的对比分析，1 uf电容和TVS都能对ESD电流的全频段起到滤波作用。TVS的频谱图从16 dB处开始衰减，而电容的频谱图从8 dB处开始衰减，与1 uf电容相比，TVS在前50 MHz的滤波特性不如电容，但在50 MHz以后衰减的比电容略快。由于TVS在工作状态下呈低阻抗，ESD的直流分量可以通过TVS泄放，而1uf电容的时间常数ζ很大，电容也可以泄放ESD的直流分量。

4 TVS与电容在电路中进行ESD保护的方案

对于某一芯片来说，ESD可能发生在I/O，Vss和Vdd上，在ESD电路设计中，既要防止ESD从信号端口进入芯片，又要防止ESD从源或地线上窜入设备内部[5]。如图7所示，当ESD发生在地线上时，会使地线电压提高，影响芯片正常工作。在源地之间并联一个TVS和一个电容，既能为源端的ESD提供泄流路径，也能保证源和地的电位差不发生突变。endprint

根据前面的描述，本文给出一种PCB布线中的ESD问题设计和整改方案，通过两个低结电容的二极管将I/O端的ESD引到源或地上，TVS可以为源到地之间提供低阻抗泄放通道，用电容稳定源和地之间电位差，防止ESD通过地弹窜入芯片中。同时应尽量减少分流路径的长度，以减少寄生电感的影响。如图8所示。

5 结论

本文通过典型的1uf电容和TVS保护电路的对比，从频域和时域两个方面分析其各自的优劣性，通过仿真及实验可以看出TVS和电容对ESD传导电流都有着明显的抑制能力，但却有不同的抑制效果。两者在频域内对高次谐波的抑制有着微弱的差别，这意味着两者仍然会泄露不同频段的干扰成分进入芯片内部。该文最后提出一种简单的芯片级ESD保护电路，利用TVS泄放大电流的特点和电容稳定电压的作用，为产品设计和整改提供借鉴。

参考文献

[1] 刘素玲，段平光，李霞，等.静电放电模拟器电路建模分析[J].电波科学学报，2009，24（6）：1172-1178.

[2] Yoshida，Takahiro and Masui， Noriaki. A study on system-level ESD stress simulation using circuit simulator [J].In： Asia-Pacific International Symposium and Exhibition on Electromagnetic Compatibility： APEMC 2013.Barton， A.C.T.：Engineers Australia，2013：224-227.

[3] 国家质量技术监督局.电磁兼容实验和测量技术静电放电抗扰度实验[S].中华人民共和国国家标准，2006.

[4] 国际电工委员会，IEC61000-4-2，静电放电抗扰度实验[S].国际标准，2008.

[5] Lin C Y， Chu L W， Tsai S Y，et al. Design of Compact ESD Protection Circuit for V-Band RF Applications in a65-nm CMOS Technology[J].Device and Materials Reliability，IEEE Transactions on， 2012，12（3）：554-561.endprint