上海光源储存环束流轨道联锁系统升级

耿合龙 冷用斌 周伟民 赖龙伟 沈 通 阎映炳

1（昆明船舶设备研究试验中心 昆明 650051）

2（中国科学院上海应用物理研究所 嘉定园区 上海 201800）

上海光源储存环束流轨道联锁系统升级

耿合龙1冷用斌2周伟民2赖龙伟2沈 通2阎映炳2

1（昆明船舶设备研究试验中心 昆明 650051）

2（中国科学院上海应用物理研究所 嘉定园区 上海 201800）

针对上海光源机器故障分析的需求，对原有储存环束流轨道联锁系统进行升级，实现对储存环束流位置测量系统中140台束流位置监测器(Beam Position Monitor, BPM)电子学输出的联锁信号进行标记，同时锁存丟束过程中所有BPM电子学中的逐圈轨道数据。联锁信号的处理与锁存触发信号的输出在FPGA (Field Programmable Gate Array)内完成。该系统集成至储存环的物理实验与工业控制系统(Experimental Physics and Industrial Control System, EPICS)控制系统之中。束流检测实验表明，该系统能够准确区分不同BPM电子学输出的联锁信号，同时锁存丟束时逐圈轨道数据，并通过该系统观测到了储存环束流丢失过程中的逐圈轨道变化。

上海光源，束流测量，轨道联锁，FPGA

上海光源(Shanghai Synchrotron Radiation Facility, SSRF)是我国第三代高性能同步辐射装置，储存环束流轨道联锁系统为加速器的安全运行提供了重要保障，能够避免束流轨道畸变对加速器造成损坏。束流轨道联锁信号来自于束流位置测量系统中的140台束流位置监测器(Beam Position Monitor, BPM)电子学设备，BPM电子学接收束流位置探头射频信号，处理后提供束流位置数据、联锁状态信息，并接收触发信号锁存特定的逐圈轨道数据等[1]。储存环原有的束流轨道联锁系统无法对各BPM电子学的联锁输出信号进行记录，以确定其先后顺序；同时也无法锁存丢束前逐圈轨道数据，后续故障分析缺乏原始数据。针对这些问题，有必要对束流轨道联锁系统进行升级改造，使之成为加速器研究和故障分析的有力工具。国外加速器实验室，如英国Diamond光源等，都构建有类似的系统，能够锁存丢束过程中的逐圈轨道数据。

1 物理需求

据上海光源束流轨道联锁系统升级改造要求[2]，需要实现对全环BPM电子学输出联锁信号的时序甄别，同时锁存丟束前的逐圈轨道数据，文献[2]详述了系统的方案与实验室测试。升级改造后的系统应达到以下技术指标：

(1) 能够分辨140个联锁信号的先后顺序，时间分辨率在一个回旋周期(1.44 μs)内；

(2) 传输至各本地站的锁存触发信号在同一个回旋周期(1.44 μs)内到达，确保所有BPM电子学锁存逐圈轨道数据的时间起点相同。

升级后的束流轨道联锁系统应能够兼容原有的联锁系统，方便新旧束流轨道联锁模块的逐渐替换。同时，当新系统出现问题时，可以临时切换回原有系统，最大程度地降低系统升级过程对加速器运行的影响，实现系统的平稳过渡。

2 系统设计

储存环束流轨道联锁信号来自于束流位置测量系统中的BPM电子学，BPM电子学对束流位置探头信号进行处理，得到10 kHz数据率的束流位置数据。当束流轨道偏离轨道阈值或者BPM电子学模数转换器(Analog-to-Digital Converter, ADC)长时间溢出时，该位置处的BPM电子学输出联锁信号。BPM电子学具有PM (Post Mortem)端口，输入PM触发信号时能够锁存丢束过程中的逐圈轨道数据。PM 可缓存至少早于PM信号触发前的16 K逐圈轨道数据，通过控制网络能够获取该数据，进而分析突发丢束等关键事件[3−9]。

2.1 系统硬件结构

BPM电子学分布于储存环技术走廊内的20个单元，每个单元包含7台BPM电子学、1台定时信号扇出模块[1]。针对束流轨道联锁系统中涉及到的上百路信号，选用具有160路数字输入输出(Digital Input/Output, DIO)的NI PXI 7813R FPGA板卡[10]对信号进行处理。其中140路用作联锁信号输入端；4路作为备用输入端，用于接收/扇出其它信号；4路输出联锁信号至高频系统；12路输出特定延时的PM触发信号至各单元，通过每个单元的定时信号扇出模块将PM信号扇出至7台BPM电子学，如图1所示。

图1 储存环BPM电子学位置分布图Fig.1 Storing ring BPM electronics location map.

采用62.5/125 μm 8芯多模光缆将每个单元内的7路联锁信号传输至C08单元的汇总接收端。为每个单元设计了联锁信号发送模块，用于传输7路联锁信号和1路PM信号，并提供与旧系统兼容的接口。在汇总端设计了联锁信号接收模块，如图2所示。每个接收模块接收5个单元的联锁信号，并输出5路PM信号至对应单元。汇总端包含4个接收模块，通过4根68芯高密度电缆与NI PXI 7813R FPGA (Field Programmable Gate Array)板卡的4个连接头相连，该板卡插于NI PXI-1042机箱，通过PXI总线与PXI-8106控制器通信。

FPGA板卡实现对联锁信号时序的判别，输出的PM信号需要考虑不同长度光纤的延时。为确保所有BPM电子学锁存逐圈轨道数据的时间起点相同，需要在FPGA内对光纤延时进行补偿。要求输出的PM信号延时可调，方便后续维护。

图2 联锁信号处理本地站Fig.2 Photo of local interlock process station.

2.2 系统软件结构

上海光源控制系统在物理实验与工业控制系统(Experimental Physics and Industrial Control System，EPICS)架构下构建[11]，绝大部分设备运行于Linux操作系统[12]。为实现储存环束流轨道联锁系统与其它系统的融合，并考虑系统的稳定性，选用Linux操作系统替换NI PXI-8106控制器上原有的Windows XP系统。

系统开发环境为CentOS Linux6.4，EPICS IOC基于Base 3.14.12，Asyn 4-22[13]。NI PXI-8106控制器作为输入输出控制器(Input/Output Controller, IOC)装载EPICS运行数据库，并与NI PXI 7813R FPGA板卡通信。控制器在运行EPICS IOC时将FPGA可执行文件加载至FPGA板卡运行。通过编写驱动程序实现IOC对FPGA内相关寄存器的读写操作。软件结构如图3所示。

图3 束流轨道联锁控制系统软件架构Fig.3 Software architecture of the interlock control system.

中央控制室的操作员可以监测系统的状态和调整相关的参数。操作员控制台(Operator Interface, OPI)控制面板包括FPGA程序复位、联锁状态显示、各BPM电子学联锁输入信号旁路、联锁信号判别结果等。发生轨道联锁后，对轨道联锁信号的判别结果以文本和图形两种形式显示。

3 联锁信号判别实验室测试

采用FPGA板卡输出先后延时为100 ns的脉冲宽度为1 μs信号IL1、IL2、IL3、IL4、IL5、IL6模拟联锁信号。其中，IL1、IL2、IL3由5 m光纤传输，IL4、IL5、IL6由100 m光纤传输。在NI PXI 7813R FPGA板卡内测量各路信号到达时间与真实值的对比如表1所示，测量的标准偏差在10 ns以内。

表1 模拟联锁信号测量值Table 1 Measured value of simulated interlock signal.

4 系统在线测试

利用加速器机器研究时间，替换C16、C17单元原有的联锁控制器，将两个单元的联锁信号通过光纤传输至NI PXI 7813R FPGA板卡进行判别。在进行高流强的注入过程中，偶发BPM电子学输出联锁信号，导致高频关闭，束流丢失。在NI PXI 7813R FPGA板卡端检测到BPM电子学16-3输出联锁信号。

读取BPM电子学锁存的逐圈轨道数据进行分析，该数据包含正比于束流流强的和信号(S)、束流水平方向位置(X)、束流垂直方向位置(Y)，该数据作图如图4所示，设置PM信号到达BPM电子学时坐标为0。

图4 丟束时逐圈轨道变化Fig.4 Changes of turn by turn data when beam was lost.

从图4可以看出，编号为16-3 BPM电子学在0圈时检测到束流位置发生较大偏移输出联锁，而其他BPM电子学并没有检测到束流位置偏移。经过实验室模拟束流丢失测试，束流位置偏移到BPM电子输出联锁信号的延时为100−200 μs（约100圈），因此束流位置偏移时刻应该在−100圈左右。16-3 BPM电子学联锁的原因可能为流强增加过程中BPM电子学自动调整增益导致的“毛刺”。在图4中，产生联锁后，束流在约680圈（约1 ms）后完全丢失，丟束过程持续了180圈（约259 μs）。

在加速器正常运行，束流流强为61 mA时，开启16-1、16-5、16-7、17-1、17-7 BPM电子学联锁输出。更改16-1 BPM电子学联锁检测阈值，16-1 BPM电子学输出联锁信号至高频，高频关闭后束流丢失，其余BPM电子学依次输出联锁。将各BPM电子学锁存的逐圈轨道数据作图，如图5所示。

图5 丟束时逐圈轨道变化Fig.5 Changes of turn by turn data when beam was lost.

在NI PXI 7813R FPGA板卡端依次检测到16-1、16-5、16-7、17-1、17-7 BPM电子学输出联锁信号，各路联锁信号达到时间依次为0 μs、1040 μs、 1187 μs、1195 μs、1445 μs，该测量结果与图5相吻合。如图5所示，16-1 BPM电子学在0 圈时输出联锁信号至高频系统，高频关闭后，束流丢失，16-5 BPM电子学在525 圈（约756 μs）检测到束流X方向位置超出联锁阈值，经过延时100−200 μs后输出联锁。

5 结语

升级后的上海光源储存环束流轨道联锁系统能够与原有系统兼容。该系统集成于EPICS控制系统，中央控制室可以通过可扩展显示管理器(Extensible Display Manager, EDM)界面监测系统的状态和调整相应的参数。在机器研究时间进行了带束测试，结果表明新的系统能够准确区分不同BPM电子学输出的联锁信号，能够同时触发所有BPM电子学锁存丟束前逐圈轨道数据。通过对锁存的逐圈轨道数据的分析，NI PXI 7813R FPGA板卡端检测到BPM电子学输出联锁信号顺序与逐圈轨道数据结果相符合，验证了测量结果的准确性，达到了设计要求，同时也观测到了储存环丟束过程中的逐圈轨道的变化情况。

致谢 感谢上海光源提供的机器研究时间。

1 冷用斌, 周伟民, 袁任贤, 等. 上海光源储存环束流位置监测系统[J]. 核技术, 2010, 33(6): 401−404

LENG Yongbin, ZHOU Weimin, YUAN Renxian, et al. Beam position monitor system for SSRF storage ring[J]. Nuclear Techniques, 2010, 33(6): 401–404

2 耿合龙, 冷用斌, 周伟民, 等. 基于FPGA的储存环束流轨道联锁系统设计[J]. 强激光与粒子束, 2014, 26(12): 26125102. DOI: 10.11884/HPLPB201426.125102

GENG Helong, LENG Yongbin, ZHOU Weimin, et al. FPGA-based storage ring beam orbit interlock system design[J]. High Power Laser and Particle Beams, 2014, 26(12): 26125102. DOI: 10.11884/HPLPB201426.125102

3 冷用斌, 易星, 赖龙伟, 等. 新型数字BPM信号处理器研制进展[J]. 核技术, 2011, 34(5): 326−330

LENG Yongbin, YI Xing, LAI Longwei, et al. The development of a new digital BPM processor[J]. Nuclear Techniques, 2011, 34(5): 326−330

4 邹俊颖, 方佳, 孙葆根, 等. Libera Brilliance Single Pass束流位置处理器性能测试[J]. 强激光与粒子束, 2012,

5 Chen Z C, Leng Y B, Yuan R X, et al. Beam position monitor troubleshooting by using principal component analysis in Shanghai Synchrotron Radiation Facility[J]. Nuclear Science and Techniques, 2014, 25(2): 020102. DOI: 10.13538/j.1001-8042/nst.25.020102

6 Zhao G B, Yuan R X, Chen Z C, et al. Development of button-type pickup for SSRF ring[J]. Nuclear Science and Techniques, 2014, 25(6): 060103. DOI: 10.13538/ j.1001-8042/nst.25.060103

7 赵国璧, 冷用斌, 袁任贤, 等. 上海光源BPM纽扣电极束流负载热形变仿真分析[J]. 核技术, 2014, 37(5): 050101. DOI: 10.11889/j.0253-3219.2014.hjs.37.050101

ZHAO Guobi, LENG Yongbin, YUAN Renxian, et al. Analysis of thermal deformation simulation of the BPM in SSRF storage ring[J]. Nuclear Techniques, 2014, 37(5): 050101. DOI: 10.11889/j.0253-3219.2014.hjs.37.050101

8 Leban P. Libera Brilliance user manual[M]. Rev 2.05, Slovenia: Instrumentation Technologies, 2009

9 杨桂森, 冷用斌, 赖龙伟, 等. 上海光源逐束团数据采集系统研制[J]. 核技术, 2013, 36(12): 120101. DOI: 10.11889/j.0253-3219.2013.hjs.36.120101

YANG Guisen, LENG Yongbin, LAI Longwei, et al. Research of bunch by bunch data acquisition system in SSRF[J]. Nuclear Techniques, 2013, 36(12): 120101. DOI: 10.11889/j.0253-3219.2013.hjs.36.120101

10 National Instruments Corporation. NI R series multifunction RIO user manual[M]. America: National Instruments, 2009

11 冷用斌. EPICS 在SSRF 中的应用[R]. 博士后出站报告. 中国科学院上海应用物理研究所, 2001

LENG Yongbin. Application of EPICS in SSRF[R]. Postdoctoral Working Report. Shanghai Institute of Applied Physic, Chinese Academy of Sciences, 2001

12 杨嵩, 冷用斌, 阎映炳. 基于EPICS及虚拟仪器技术的

Libera测试系统研制[J]. 核技术, 2008, 31(6): 410−414 YANG Song, LENG Yongbin, YAN Yingbing. R&D of a Libera test system based on virtual instrument and EPICS[J]. Nuclear Techniques, 2008, 31(6): 410−414

13 Rivers M. asynDriver: asynchronous driver support[CP/OL]. http://www.aps.anl.gov/epics/modules/ soft/asyn/, 2015-5-21

CLC TL506.6, TL594

Storage ring beam orbit interlock system upgrade for SSRF

GENG Helong1LENG Yongbin2ZHOU Weimin2LAI Longwei2SHEN Tong2YAN Yingbing2
1(Kunming Shipbone Equipment Research and Test Center, Kunming 650051, China)
2(Shanghai Institute of Applied Physics, Chinese Academy of Sciences, Jiading Campus, Shanghai 201800, China)

Background: Required by machine malfunction analysis, the beam orbit interlock system for the storage ring needs to be upgraded at the Shanghai Synchrotron Radiation Facility (SSRF). Purpose: This study aims to implement an upgraded new interlock system that can label 140 interlock signals coming from different Beam Position Monitor (BPM) electronics and record all data in the new system. And the turn-by-turn data in the BPM electronics Post Mortem buffer will be latched whenever the interlock occurs. Methods: The interlock signals and the latch signals were transmitted through the optical fiber and processed in an NI PXI 7813R Field Programmable Gate Array (FPGA) board. NI PXI-8106 controller is configured to run Linux operation system for Input/Output Controller (IOC) of Experimental Physics and Industrial Control System (EPICS) and communicate with PXI 7813R board which processes all interlock signals. Results: All interlock signal processing and latched trigger signal output were achieved in the FPGA board. The new system was fully integrated to the main EPICS for the storage ring. And the system runs as expected. Conclusions: The online test data show that the new system can detect the first interlock signal caused by the machine abnormality while the turn-by-turn data are latched. The analysis of turn-by-turn data shows the first BPM electronics which sends the interlock signal. The result is consistent with the FPGA board. Meanwhile, beam orbit changes were observed during beam abortions.

SSRF, Beam diagnostics system, Beam orbit interlock, FPGA

TL506.6，TL594

10.11889/j.0253-3219.2015.hjs.38.100101

上海光源、国家自然科学基金(No.11375255、No.11305253)资助

耿合龙，男，1988年出生，2015年于中国科学院大学获硕士学位，从事数据采集与处理研究

阎映炳，E-mail: yanyingbing@sinap.ac.cn

2015-06-26，

2015-07-27

10.3788/HPLPB20122412.2893 ZOU Junying, FANG Jia, SUN Baogen, et al. Characterization test of Libera Brilliance Single Pass processor[J]. High Power Laser and Particle Beams, 2012, 24(12): 2893−2896. DOI: 10.3788/HPLPB20122412.2893