一种成本更低的全新静态DRAM存储单元

Kilopass科技有限公司 首席技术官兼研发高级副总裁Harry Luan



一种成本更低的全新静态DRAM存储单元

Kilopass科技有限公司 首席技术官兼研发高级副总裁Harry Luan

Kilopass研发出了一种全新的静态随机存取存储器(static RAM)存储单元，可被用作DRAM存储单元。它被称为垂直分层晶闸管(Vertical Layered Thyristor)存储单元，或简称VLT存储单元。这种单元存储的内容是静态的，因此不需要刷新。它可以使用现有晶圆工厂中的设备来制造，无须使用新的材料或工艺。

VLT器件不仅性能良好，且比传统DRAM更加经济。在接下来的讨论中，我们会先简单介绍VLT存储单元，然后在成本构成的各个方面与传统DRAM进行比较。最终我们会向读者证明，使用VLT存储单元制造的存储阵列比用传统DRAM存储单元制造的存储阵列节约大约45%的成本，并同时保持与LPDDR4标准的兼容性。

VLT存储单元

Kilopass的新存储单元由一个垂直分布的晶闸管(即半导体控制整流器，简称SCR)构成。pnpn堆叠构建于一个p-阱(p-well)之上，从而防止空穴干扰相邻的存储单元。

图1 VLT存储单元pnpn堆叠形成了一个可存储状态的晶闸管。底部的n型层通过掩埋在浅沟道隔离(STI)结构中的金属钨来连接，并每隔一段连接到金属1层的铜上。

底部的n型层形成了一条掩埋的字线，字线上相邻的单元通过浅沟道中的钨金属桥来连接。因为钨材料的电阻率较高，这条掩埋的字线大概每隔32个就会抽一次头，以确保整个掩埋段上无过大压降。为了保持整体性能，连接这些抽头的是一条金属1层的铜线。

与传统DRAM存储单元相比，VLT存储单元拥有如下特性：其存储数据的机理不涉及任何新的物理结构，也不需要使用任何新材料，所有的制造步骤都可以使用晶圆厂里现有的设备来完成，这意味着晶圆厂不需要投资任何新的设备；对于传统DRAM生产商来说，应该会很熟悉制造VLT的每个工艺步骤；对于逻辑芯片代工厂而言，制造VLT所用的绝大多数步骤都是标准工艺步骤。在标准逻辑器件中一般不会涉及掩埋字线，然而所有其他步骤都可以使用标准CMOS工艺的设备与材料来完成。

大幅节约成本

在VLT技术和传统DRAM技术之间，有五个不同点会导致二者最终成本的差异：存储单元尺寸、阵列效率、金属选择、工艺复杂度以及刷新操作。下面我们在20纳米，或至少是20余纳米节点上进行比较。

分析成本时，区分一个存储器解决方案中的两个构成部分显得至关重要。首先是存储阵列，其成本受存储和读取存储单元内容的技术所限制。其次是外部的存储控制器接口电路。Kilopass在其中专注于降低存储阵列的制造成本。虽然外部控制逻辑也会从我们的技术中受益，但量化比较存储阵列的成本会更为直观。

存储单元大小

一个典型的、基于电容的DRAM存储单元在20余纳米工艺节点上的尺寸是54 nm×62 nm，即3348 nm2。DRAM通常被认为有一个抽象的存储单元面积，即6 F2，F在这里代表最小的工艺特征尺寸。对于这类DRAM，所测得存储单元的特征尺寸F为23.6 nm，这与其工艺节点的尺寸范围相符合。我们可以用这个F值来与VLT存储单元进行比较。

VLT存储单元的尺寸是52 nm×45 nm，即2496 nm2，相比传统DRAM所节省的面积恰好超过25%。使用23.6 nm的F值，我们发现VLT存储单元的抽象面积是4.47F2。

存储阵列效率

每种存储器的结构都会有一个容量上限，即存储阵列片，简称MAT。这个容量上限由驱动晶体管驱动字线的能力以及位线上传感电压差的能力决定。整个存储器通过这些MAT排列而成，以达到期望的存储容量。如果MAT容量较小，想达到同样的总容量则需要排列更多的MAT。

由于使用铜作为金属1层来连接掩埋的字线，VLT的结构可以将字线大幅度增长，从而增大MAT的容量。因为每个MAT都需要配以相应的译码器和驱动晶体管，MAT数量减少意味着除了存储阵列之外的芯片面积相对减少，从而提升了阵列效率。

VLT存储器也可以支持更长的位线，因为它并不依赖电荷分配来检测存储单元的内容。

举例来说，传统DRAM MAT支持的存储阵列规模为620 Kb；而VLT MAT的存储阵列规模则大得多，为8 Mb。对于一个给定的MAT，VLT技术可以实现的MAT整体尺寸为245.68 μm×110.22 μm，即27 079 μm2。8 Mb的联合存储单元区域总计达20 938 μm2，存储阵列效率为77%。在同类工艺上，传统DRAM MAT的存储阵列效率已被确定为65%。

一个8 Gb的存储器需要13 568个传统DRAM MAT，换成VLT MAT的话，仅需要1024个。更小的存储单元和更大MAT所带来的效率提升，创造了尺寸为8.4 mm×4.6 mm=38.64 mm2的VLT存储阵列。这一大小可以与标准DRAM 8 Gb存储阵列的大小形成对比，后者的尺寸为9.7 mm×5.8 mm=56.26 mm2。同等容量的VLT存储阵列比传统存储阵列在尺寸上要小31%。

之前所计算的存储阵列效率是针对单一的MAT。将总容量为8 Gb的MAT加起来，除以以上的总面积，可以计算出整个存储芯片的阵列效率。对于传统DRAM，存储单元面积为28.8 mm2，效率为51%。对于VLT存储单元，存储单元面积为21.4 mm2，效率超过了55%。

金属1层

按照惯例，金属1层用钨制造。这是一种比较便宜的材料，而且也易于做出所需的图形。然而它不是一种特别良好的导体。为了辅助由钨做成的掩埋字线，VLT存储器使用铜材料作为金属1层，它比钨材料贵大约3%。

尽管VLT使用较贵的铜来保持一定的字线电压，但使用铜之后，即使考虑到更大的线宽以及最小尺寸，铜线仍然可以比钨线驱动更长的字线，从而提升了阵列效率，弥补了使用铜所增加的成本。

工艺复杂性

制造传统DRAM的工艺是很复杂的，掩埋的字线要在晶体管电路的下面，存储电容又要在晶体管上方。制造VLT存储器所需的工艺步骤数量大约只有基于电容的DRAM所需工艺步骤数量的三分之二。按通常的说法，DRAM制造中60%的成本都消耗在构造存储电容上。由于基于VLT的存储单元没有存储电容，将会大大节约成本。

我们对于某款20余纳米节点传统DRAM的分析揭示了其生产过程中为了构建电容所使用的复杂工艺与技术。相反，在VLT DRAM存储单元中并不需要使用电容。

下面就举几个例子说明传统DRAM制造的复杂程度：

① 存储电容使用由ZrO2/Al2O3/ZrO2(通常简写为ZAZ)材料所做成的圆柱形堆叠。除了存储电容以外，其他任何电路都没有使用这种典型结构。

② 先进工艺节点上的存储电容沿着自身边沿使用了空气隙。

③ 构建存储电容需要至少两个额外的选择性外延工艺步骤。

④ 电容器极高的高宽比带来了机械应力，它们必须通过一个或多个“机械增强存储节点”(通常简写为MESH架构)形成支撑来加以降低。

刷 新

DRAM的动态性是由其漏电并需要被持续刷新的特性决定的。读取过程也是破坏性的，这意味着在每次读取之后，必须恢复其数值。并且，对存储器执行写操作需要涉及一个读取-修改-写入周期，以确保沿着一个存储页的所有存储单元都保持其正确数值。这涉及一个非常复杂的机制，原本十分简单的状态机因此被大大复杂化，并使电路和成本都有所增加。

结 语