逐次逼近模数转换器专利技术分析

荆苏丹 吴朝烨

（国家知识产权局专利局专利审查协作河南中心，河南郑州 450000）

逐次逼近模数转换器专利技术分析

荆苏丹 吴朝烨

（国家知识产权局专利局专利审查协作河南中心，河南郑州 450000）

逐次逼近（SAR）模数转换器（ADC）是采样率低于5Msps的中等至高分辨率应用的常见结构，具有中等精度、低功耗、低成本的ADC，占据了广阔的应用市场。本文介绍逐次逼近ADC的基本概念，并结合现有的国内外专利，分析当前逐次逼近模数转换器的发展状况及技术路线。

逐次逼近；模数转换；ADC；比较器

1 逐次逼近ADC的基本概念

随着信息技术的快速发展，A/D转换器被越来越多地运用在通信领域及数字信号处理领域，并逐渐向低功耗、高速度和高精度方向发展前进。∑△A/D转换器和Flash A/D转换器，分别满足高精度、高度两个指标。逐次逼近模数转换器（SAR ADC）具有低功耗、小尺度、中等精度等综合优势，被广泛地应用在数据/信号采集器、工业控制、医疗仪器、笔输入量化器等领域［1］。

逐次逼近模数转换器也称为二进制搜索A/D转换器，其用一个D/A转换器产生模拟信号来近似输入信号。逐次逼近A/D转换器包括1个采用保持电路、1个D/A转换器和1个控制D/A转换器的数字处理器及比较器，具体结构如图1所示。具体来说，一个SAR ADC完成一次转换需要经历2个阶段，第一个阶段是采样，一般需要第1个时钟周期T，第2个阶段是信号转换，其中需要将采集到的模拟信号逐次转换成数字信号。

图1 逐次逼近模数转换器结构图

2 逐次逼近ADC的发展状况

逐次逼近模数转换器（SAR ADC）的结构最早是在1946年由贝尔实验室的J.C.Schelleng提出的；而现在研究最多的电荷重分配则是由加州大学伯克利分校的J.Mc⁃Creary等在1970年提出的。虽然SAR ADC提出比较早，但发展却比较慢。但是，当市场对较低功耗的模数转换器需要越来越大的时候，逐次逼近模数转换器才有了较大的改进和发展。

2.1 异步SAR ADC

在比较器中进行比较之后不等复位时钟的到来，即刻进行DAC的电荷重分配，这样的好处是能够更好地优化比较器所花费的时间。该异步SAR ADC，由于硬件成本较低，在2006年以后才有大规模的异步SAR ADC［2］。

2.2 流水式SAR ADC

这种SAR模数转换器的好处在于兼顾高度和低功耗的优点。该转换器最早是在2002年被提出的。在2008年以后，开始有大规模的改进和发展。

2.3 多比特SAR ADC

这种SAR模数转换器能够量化2个及以上的比特数据，因此能够成倍地加快量化速度。多比特SAR ADC开始于1990年，而在2008年以后才有了较大的改进。

2.4 低功耗SAR ADC

这种ADC的本身结构决定了其低功耗的特性。该SAR ADC起源于1978年，同样是在2008年以后在精度和功耗上有了较大改进。

3 逐次逼近ADC技术重要申请人的技术路线

由于松下电器产业株式会社在模数转换器领域重要的生产厂家，其技术走在该行业的前列，因此选择松下电器产业株式会社作为本领域的重要申请人，对其专利申请进行梳理，分析其在逐次逼近模数转换器领域的申请情况及技术发展路线。

专利申请（JP 2002374169A，20010613），提出了一种逐次逼近型A/D转换器，其中该专利申请减少电容器所对应的第二模拟开关中的导通开关的较大加权，从而减少电容器的时间常数，以此来缩小各个电容器之间的时间常数。因此，其通过缩短电荷再分配所需的时间，从而来提高模数转换的速度。

然而，当模数转换器能够按照多个频率来进行操作时，首先要考虑高性能的比较器，从而实现高速度的正常操作。然后，当模数转换器以低频率的时钟来进行操作时，这时高性能比较器显得比较浪费，过度地增大了电流消耗。专利申请（JP2006310931 A，20050426）针对上述问题，公开了一种逐次逼近型A/D转换器，当用于停止基准电压产生电路的操作电路被提供时，能够在采样阶段不需要供应基准电压的时间间隔内，停止基准电压产生电路，从而能够极大减少电流消耗。

由于在以往的逐次逼近型AD转换器中，由于控制电压的切换使电荷从电源移动到接地，因此难以降低逐次逼近型AD转换器的功率消耗。专利申请（JP2011188240 A，20100309）提供了一种逐次逼近型AD转换器，将电容阵列分割成上行电容阵列（n个电容阵列）和下行电容阵列（n个下行电容），并分别控制上行电容阵列及下行电容阵列。由此能够降低电容式AD转换器中的消耗功率，因此能够降低逐次比较型AD转换器的消耗功率。

以往的技术中，逐次逼近型AD变换器取样时钟SCK及内容时钟ICK是基于具有比取样时钟SCK及内部时钟ICK的频率高的高速时钟而生成的。而且，由于存在有因PVT偏差（制造偏差、电源电压偏差、温度偏差）而导致比较时间及电荷再分配时间发生变动的可能性，因此需在考虑比较时间及电荷再分配时间的最坏情形的基础上设定取样时钟SCK及内部时钟ICK各自的高电平期间和低电平期间。因此，难以进行取样时钟SCK及内部时钟ICK的高速化。专利申请（JP2011211371 A，20100329）针对上述问题对逐次逼近型AD变换器，能够确保取样时钟的第1电压电平期间，并能够将内部时钟的n个第1电压电平期间收纳于取样时钟的第2电平电压期间内，并且能够将从取样时钟的第2电压电平期间的各个中减去内部时钟的n个第1电压电平期间后所获得的剩余期间作为内部时钟的（n-1）个第2电压电平期间而进行大致均等地分配，能够易于在内部时钟（n-1）个第2电压电平期间的各个中确保电荷再分配时间。

由于在具备电容DAC的逐次逼近AD转换器中进行电容的小型化，然而失配精度变差，不能生成正确的以二进制比率加权的电容值，特别是与高位比特对应的电容的相对精度变差，会给AD变换精度变差带来较大的影响。虽然用大电容来改善失配精度，但电容的DAC的大电容化会招致AD变换器整体的面积变大及电力变高。针对上述问题，专利申请（JP2013000513830A，20110803）提出了一种提高失配精度的逐次逼近型AD转换器，主要通过补正高位册DAC的电容失配，即使在比较器中存在偏置，也能补正高位侧DAC与低位侧DAC的加权误差。因此，即使用小电容也能实现高精度的AD变换器。

从松下电器产业株式会社的逐次逼近型模数转换器专利申请历程发现，该公司关于模数转换器的一些重要或高质量的申请都在包括中国在内的多个国家申请专利，而且整体的发展方向都是面向低功耗和高精度的模数转换器。

［1］孙彤.低功耗逐次逼近模数转换器的研究与设计［D］.北京：清华大学，2008.

［2］黄海.低压、低功耗、高精度的逐次逼近型ADC设计［D］.成都：电子科技大学，2013.

Analysis of Patent Technology of Successive Approximation ADC

Jing SudanWu Chaoye

（Patent Examination Cooperation Center of the Patent Office，SIPO，Henan，Zhengzhou Henan 450000）

Successive approximation(SAR)analog to digital converter(ADC)is a common structure for medium to high resolution applications with a sampling rate of less than 5 Msps,ADC with medium precision,low power con⁃sumption and low cost has occupied a broad application market.This paper introduced the basic concept of the Suc⁃cessive approximation ADC,and analyzed the development situation and the technology route.

successive approximation；analog-to-digital；ADC；comparator

TN792

A

1003-5168（2017）02-0037-02

2017-01-17

荆苏丹（1988-），女，硕士，研究实习员，研究方向：程序设计与模数转换；吴朝烨（1990-），女，硕士，研究实习员，研究方向：程序设计与模数转换（等同于第一作者）。