VXI总线的数字动态输入/输出端口模块的研究

楚生财，曹永华

（95994部队，甘肃酒泉，735006）

1　系统基本构架

1.1　数字动态输入/输出端口单元的基本结构

数字动态输入/输出端口单元的硬件需要进行数据的传输及存储，对硬件的设计即为数字动态输入/输出端口单元的主要内容。输入/输出端口接口软件处于仪器硬件及仪器驱动程序之间，对仪器中寄存器单元进行直接的存取，同时为仪器和仪器驱动程序提供信息传输的基础软件层。仪器驱动程序是连接下层应用软件，低层输入/输出端口软件的枢纽。各仪器都具备特定的驱动程序，进而为使用方提供相对抽象的操作函数集。应用程序会直接被用户所操作，经友好的测控操作显示界面、多元化的数据处理，进而完成用户所需的测试内容。

1.2.VXI接口电路的硬件结构

为了可以利用VXI BUS实现VXI BUS控制器和单元的传输。此数字输入/输出端口单元是A16/D1G的寄存器核心单元，并择取A16子址形式。

1.3　数字动态输入/输出端口功能电路的硬件结构

此部分设计是依附于VXI BUS接口电路而进行的，对动态输入/输出端口的功能电路硬件择取主从结构的形式予以设计，其优势主要包括下述几方面:（1）通过一个主现场可编程门阵列对动态输入/输出端口单元予以总控，同时通过其他现场可编程门阵列协助，此类多核形式在DC设计过程能够全面体现现场可编程门阵列速度快、并行性优异的优势，同时降低了开发过程中所存在的风险，便于开发调试。（2）择取主从方式的设计，可以使数字动态输入/输出端口单元增加测试通路更为便捷，这针对深化数字动态输入/输出端口单元的性能指标具有深远的意义。

2　数字动态输入/输出端口单元功能电路

数字动态输入/输出端口单元的功能电路即为数字动态输入/输出端口单元的基础。数字动态输入/输出端口单元的功能主要有:（1）VXI向数字输入/输出端口单元写入数据;（2）VXI从数字输入/输出端口单元读取数据;（3）VXI向数字动态输入/输出端口单元的序列地址寄存器、序列循环次数寄存器以及分频数寄存器等传输数据。

2.1.数字动态输入/输出端口功能电路的整体设计

此次研究对功能逻辑部分做了全面的单元划分，进而确保相关单元的内聚性与单元之间的耦合性。功能逻辑是通过触发信号产生单元、时钟选择单元、内部测试时钟产生单元、静态随机存取存储器以及数据处理单元所组建。

2.2　主要单元设计

触发信号产生单元依附于设定的系数产生及选择相应的触发信号。内部测试时钟产生单元用于控制预设频率。时钟选择单元用于择取内部时钟亦或外部时钟作为系统的基础测试时钟;若择取外部，要对外部时钟予以时钟域的调控，进而确保完成调控后的时钟和数字动态输入/输出端口单元的时钟相制衡。

静态随机存取存储器主要用于控制静态随机存储器的地址总线及控制总线，因为测试激励向量与测试相应的向量均录入至静态随机存储器，因此要严格依附于静态随机存储器的工作时序为其传输有效的地址及控制信号，在此基础上通知数据处理单元在特定的时间段内读写静态随机存储器的数据总线。

数据处理单元依附于功能逻辑的工作体系予以设置，在各主测试时钟周期中予以有针对性的操作。数据处理单元依附于静态随机存取存储器所生成的数据采样触发信号，对静态随机存取存储器数据总线上的数据予以采样，同时在下一个主测试时钟的上升沿到来时把采样所获取的测试矢量传输至待测系统，并在主测试时钟的下降沿到来时对被测系统返回的矢量进行采样，最后把采样结果传输至静态随机存取存储器。

3　基于此次研究，动态输入/输出端口核心功能单元的仿真结果

上述功能单元的设计依附于阿尔特拉企业所生产的现场可编程门阵列芯片一FLEXIOK完成，无需其他的辅助芯片，这样能够从根本深化设计的有效性。绝大部分单元均择取硬件描述语言予以设计。

此次设计的VXI BUS数字输入/输出端口单元择取现场可编程门阵列设计了VXI BUS接口电路，功能电路的逻辑与时序控制部分不但节省了印制版的空间,同时还深化了此单元的集成性，提高了单元的调试灵活性，减少了研制所投入的时间，而且还在一定程度上加强了单元运行的稳定性。而此次研究所使用的寄存器依附于A16/D16传送模式，进而使单元具有快速传输数据的优势。而经系统仿真结果显示，此次设计理论具有较强的合理性，相关技术都达到了技术要求。

4　总结

在未来的研究中，我们还要对系统的设计予以全面的验证，在确保功能的基础上，深化工作效率，在此基础上拓展存储的深度。