林元根,叶波涛
(中国船舶重工集团公司第七二三研究所,江苏 扬州 225101)
倍频器是使输出信号频率等于输入信号频率整数倍的电子组件[1]。如果输入频率是f1,则输出频率是f0=nf1,系数n是任何正整数。它主要是利用器件的非线性效应,去实现输入信号的频率倍增。倍频器用途广泛,比如在电子对抗中扩展工作频段,在调频设备中增大频率偏移,在发射机中降低电子设备的主振频率。
倍频器一般采用单个或多个非线性器件来实现倍频[2]。单器件的倍频电路承受功率有限,而且不能抑制不需要的谐波;而多个非线性器件则采用平衡式结构,不但可以抑制不需要的谐波分量,而且还可以提高电路功率容量,取得较大的输出功率。所以倍频电路设计的时候,一般选择多个非线性器件串联或并联,常见的如偶次倍频和奇次倍频。
偶次倍频器的工作原理如图1所示。
图1 偶次倍频原理图
在图1中,2个二极管相对于输出回路是同向串联,相对于输入回路是反向并联。
在反向并联二极管输入端电流是:
i=i1+i2=2sinh(aV)
(1)
将输入信号V=Vscos(ωst)代入式(1)得:
i=2issinh(αVscos(ωst))
(2)
式中:Vs为反向饱和电压;is为反向饱和电流;α跟二极管本身有关。
将电流作傅氏级数展开,得到:
i=4is[I1(αVs)cosωst+I3(αVs)cos3ωst+…]
(3)
从电流公式中可以看出,输入回路只有输入信号的基波和奇次谐波,不包含直流分量和偶次谐波分量。
而流过负载上的电流:
iL=i1-i2=2is(cosh(αV-1))
(4)
最后将V=Vscos(ωst)代入式(4)中,并作傅氏级数展开:
iL=is(2I0(αVs)-2)+4is[I2(αVs)cos2ωst+
I4(αVs)cos4ωst+…
(5)
从上面电流公式中可以看出,流过负载上的电流仅含输入频率的偶次谐波,就可以说明该电路适用于偶次倍频电路。
奇次倍频器[3]的工作原理如图2所示。
图2 奇次倍频原理图
2个二极管反向并联,一般不需要外加直流偏置。设二极管正向的非线性I/V特性的幂级数表示式是:
(6)
那么对反向的二极管,非线性I/V特性的幂级数中电流、电压方向与公式(6)相反:
(7)
总的外部电流是:
i=iA+iB=f(Vn)-f(-Vn)=
(8)
将Vn=Ancosωnt代入式(8)中,并作傅氏级数展开得:
(9)
由上式可以看出,电流中只产生奇次分量。实际上,偶次分量在电路环路内环流,而奇次分量在外电路中环流,其实2只二极管特性肯定不可能完全一致,所以输出分量中也有幅度很低的偶次分量。
本组件技术条件如下:
输入为100 MHz晶振,其输出功率为10 dBm。输出端指标为:
(1) 输出频率为200 MHz,输出功率大于0 dBm,杂散大于70 dB,谐波大于45 dB;
(2) 输出频率为1 000 MHz,输出功率大于0 dBm,杂散大于70 dB,谐波大于45 dB;
(3) 输出频率为2 000 MHz,输出功率大于0 dBm,杂散大于70 dB,谐波大于45 dB;
(4) 输出频率为2 800 MHz,输出功率大于0 dBm,杂散大于70 dB,谐波大于45 dB;
在微波倍频组件的设计中,主要任务是合理分配各级功率电平、保证杂散和谐波抑制度、选择适合的器件,并且需要设计几个不同中心频率的带通滤波器,总的电路方框图如图3所示。
200 MHz和400 MHz二倍频器的频率相对比较低,所以可以不考虑分布参数影响。2种二倍频器都选用HP公司的HSMS2828变容二极管堆。选用二极管全桥整流型倍频器的电路,可以产生丰富的偶次谐波,输入端匹配是采用传输线变压器,最后经传输线变压器耦合到输出端[4-5],电路如图4所示。
图3 倍频组件电路方框图
图4 二极管全桥整流二倍频器的电路
二倍频后的总电流是:
i=i1+i2+i3+i4=16ωQ2cos2ωt
(10)
从上面的公式可以看出,倍频器的输出电流中只有二次谐波,没有其它的谐波,甚至是基波。这说明输入端与输出端是完全隔离的,所以对带通滤波器的要求就不是很高。但是倍频器电路设计还需要考虑最佳输入信号幅度问题,这样才能获得更好的倍频效率,也为倍频组件中放大器的选取提供了依据。
经过软件仿真可以得到二倍频器的倍频损耗随输入功率变化的曲线,如图5所示。从图中可以看出,输入功率在4~8 dBm范围内的倍频损耗是最小的。晶振输出功率为10 dBm,所以200 MHz二倍频器的输入功率是满足的,200 MHz二倍频器的变频损耗是6.5 dB,200 MHz带通滤波器的插损是2 dB,一分四功分器的插损是6.5 dB,故400 MHz二倍频值前节的放大器的增益要达到20 dB,才能保证400 MHz二倍频器最佳输入功率在4~8 dBm范围内。所以综合上述考虑,选取增益在20 dB左右的放大器SGA-5486。
图5 倍频损耗随输入功率变化的曲线图
因为第1级、第2级倍频输出频率都较低,所以就选取LC滤波器来抑制杂散频率信号,指标为:插损≤1.8 dB;带外抑制≥70 dBc@100 MHz及≥60 dBc@300 MHz。
利用专业软件ADS进行仿真和设计,电路的形式和仿真结果如图6所示。
图6 200 MHz带通滤波器电路图
图7 200 MHz带通滤波器仿真结果
从图7可以看出,200 MHz带通滤波器的插损≤0.2 dB;带外抑制≥88 dBc@100 MHz及≥61 dBc@300 MHz,满足设计要求。
图8 400 MHz带通滤波器电路图
从图9可以看出,400 MHz带通滤波器的插损≤0.45 dB;带外抑制≥75dBc@300 MHz及≥66 dBc@500 MHz,满足设计要求。
图9 400 MHz带通滤波器仿真结果
200 MHz经过5次倍频到1 000 MHz,倍频管选用Agilent HSMP3822肖特基势垒二极管。5次倍频器电路的形式如图10所示,最后在ADS仿真软件中利用谐波平衡法对电路特性进行分析,5次倍频仿真结果如图11所示。
图10 5次倍频器的仿真电路
图11 5次倍频器的仿真结果
从图11 可以看出倍频输出的奇次谐波分量较大,偶次谐波分量相对较小,主要是二极管对反向并联的结果。由于倍频器不需要加偏置电路,因此倍频器具有体积小、结构简单等特点。经过仿真,该倍频器的最佳输入功率仍在10 dBm左右,前节放大器SGA-5486增益能够满足。 1 000 MHz频率也不高,因此仍是选用LC滤波器来滤掉杂散和谐波,指标为:插损≤1.8 dB;带外抑制≥70 dBc@800 MHz及≥60 dBc@1 200 MHz,电路的形式和仿真结果如图12所示。
图12 1 000 MHz带通滤波器电路图
从图13可以看出,1 000 MHz带通滤波器的插损≤0.2 dB;带外抑制≥78 dBc@800 MHz及≥67 dBc@1 200 MHz,满足设计要求。
图13 1 000 MHz带通滤波器仿真结果
在设计方案中选取了美国HEROTEK公司GC400RL谐波产生器,利用该谐波产生器产生400 MHz的谐波谱,再用相对应的带通滤波器将5次和7次谐波提取出来,同时抑制其它各次谐波和杂散成分。该设计在一定程度上可以减小倍频组件的体积,降低它的成本。因为此电路相对简单,本文不再详述,它的设计难点主要在于带通滤波器(谐波产生器的谐波谱较多,对带通滤波器的要求较高)。
本文2 000 MHz和2 800 MHz带通滤波器均采用平行耦合微带线带通滤波器,主要是因为平行耦合微带线带通滤波器具有结构比较紧凑和性能稳定的特点。由于2 000 MHz和2 800 MHz频率都不高,波长相对比较长,因此需用介电常数比较高的板材,最终选择的板材陶瓷介电常数是9.6。用ADS设计软件进行仿真优化时,注意相邻各耦合线节的微带线宽不要相差过大,这样才能保证实际电路的结果更接近仿真结果。指标为:插损≤1.8 dB;带外抑制≥70 dBc@-400 MHz及≥60 dBc@+400 MHz,图14为平行耦合线带通滤波器的拓扑图,图15和图16为两者的仿真结果。
图15 2 000 MHz带通滤波器仿真结果图
图16 2 800 MHz带通滤波器仿真结果
图14 平行耦合微带线带通滤波器拓扑图
从图15可以看出,2 000 MHz带通滤波器的插损≤0.2 dB;带外抑制≥72 dBc@1 600 MHz及≥61 dBc@2 400 MHz,满足设计要求。从图16可以看出,2 800 MHz带通滤波器的插损≤0.7dB;带外抑制≥74 dBc@2 400 MHz及≥70 dBc@3 200 MHz,满足设计要求。
L波段倍频放大组件外形图和测试结果如图17和表1所示。
图17 组件外形图
输出频率输出功率(dBm)杂散(dBc)谐波(dBc)200 MHz2.3-72-521 000 MHz2.5-72-492 000 MHz1.2-71-492 800 MHz1.4-70-47
本文利用先进的专业软件ADS对倍频器、LC滤波器和平行耦合线滤波器进行了仿真与优化。测试结果表明,设计的L波段倍频组件达到了预先的设计目的,该产品具有体积小、安装灵活简单、成本低等特点,已成功用于项目中。