基于CPLD的多功能数字光发射机设计与实现

秦 蒙，张长恒，何远纲，赵 行

(1.重庆电力高等专科学校 信息工程学院，四川 重庆 400053；2.中国移动通信集团山东有限公司济宁分公司，山东 济宁 272000；3.国网重庆市电力公司市南供电分公司，四川 重庆 400060)

0 引言

随着世界通信技术的不断发展，光纤通信凭借着其通信容量大、抗干扰能力强、传输速度快等优点逐渐发展成为目前最主要的通信方式之一。光纤通信是一种高质量的信息传输方式，不但可以单独传输模拟信号和数字信号，而且还能同时传输数字信号和模拟信号，实现各种信号的综合传输。在各种通信网络中，以数字通信为最佳传输方式，而光纤系统又非常适合数字信号的传输。因此，数字光纤通信系统是光纤通信研究的重点。以光纤通信技术为依托，数字光端机开始迅速发展，并广泛应用于安防、电信、电力、工业控制等领域[1-3]。

1 系统组成

本文所设计的光发射机主要由视频信号处理模块、A/D转换模块、核心控制模块CPLD、并/串转换模块、光电收发模块、电源控制模块和RS232模块等组成。在视频信号处理模块中，首先将模拟视频信号进行放大，并通过缓冲放大、同步分离等操作对模拟视频信号进行相关处理，然后通过A/D转换模块将其转换为数字视频信号，并传送给核心控制模块CPLD进行处理；核心控制模块CPLD主要完成各类信号的数字复接工作，并将一次复接后的8 bit并行数据通过8B10B编码转换为10 bit并行数据；并串转换模块则将CPLD输出的10 bit低速并行信号转换为高速串行差分信号进行传输；光电收发模块主要用来实现电光转换，并将转换后的光信号通过光纤传送出去。其系统框图如图1所示。

图1 光发射机结构

2 数字复接部分硬件设计

在光发送机前端，经过A/D转换的数字信号属于低速并行信号，不能满足光纤高速传输的要求，因此要通过数字时分复用技术将多路低速合并为一路高速数据信号，然后再交由光纤进行高速传输[4]。这里采用的是二次复用方式，逐步将低速信号变为高速信号。其中一次复用主要由核心控制芯片CPLD来完成，二次复用主要由并/串转换模块来完成。

本设计一次芯片选用的是Altera公司的EPM570T100C5。该芯片内部具有稳压器，支持3.3 V/2.5 V/1.8 V3种低压供电方式，同时兼容LVTTL/LVCOMES两种逻辑电平，待机电流最低可达29 μA；此外，其内部还具有570个逻辑单元(相当于440个宏单元)，76个IO口，且最大工作时钟可达66 MHz。发送端CPLD一次复接电路设计原理图如图2所示。二次复用芯片选用TI公司的SN65LV1023， SN65LV1023是一款高性价比的10∶1串行器，并行数据采用的是LVTTL电平进行传输，串行数据采用的是低电压差分信号(LVDS)进行传输，所以整个模块具有很低的片内功耗，在66 MHZ的系统工作时钟下，其功耗却低于45 mW。SN65LV1023的外围电路如图3所示。

图2 发送端CPLD外围电路设计

图3 SN65LV1023外围电路

3 光发送机数字复接部分软件设计及仿真

由于CPLD工作的时钟频率为54 MHz，所以为了得到视频信号的采样时钟频率13.5 MHz，需要将系统时钟54 MHz进行四分频，然后在这个较低的时钟下对视频信号进行采样，并将采集到的数字信号暂存到CPLD的缓冲寄存器中，在经过调整、定时后完成一次复接，然后通过8B10B编码器编码后[5]，再通过一高速时钟控制，分四个时隙将10 bit并行信号发送给并化器SN65LV1023，再由其进行二次复接工作。数字复接模块的软件设计框图如图4所示。

图4 数字复接模块软件设计框图

由图4可以看出，54 MHz主时钟CLK首先在分频器的作用下，通过四分频得到13.5 MHz的采样时钟CLK4，并由采样时钟对各路模拟信号进行采样，从而得到8 bit的并行数字信号，然后分别读入到CPLD内部的缓冲存储器中，在逐步完成一次复接后，交由8B10B编码器完成编码工作，并在主时钟的控制下送入到SN65LV1023芯片中进行二次复接。

在13.5 MHz的采样时钟频率的控制下，CPLD将四路视频信号通过IO口将A/D转换后的数字视频信号读入到相应的缓存中，并完成一次复接。数字信号的一次复接波形图如图5所示。

图5 数字信号一次复接波形图

其中，clk为13.5 MHz采样时钟，in_data1，in_data2，in_data3，in_data4分别为四路数字视频信号，它们均由IO口读入到CPLD中。cnt4为时隙标志位，当其为“00”时，则将第一路信号in_data1读入到dout中进行输出；当其为“01”时，则将第二路信号in_data2读入到dout中进行输出；当其为“10”时，则将第三路信号in_data3读入到dout中进行输出；当其为“11”时，则将第四路信号in_data4读入到dout中进行输出，依次循环往复完成数据的复用。

在完成一次复用后，由8B10B编码器进行编码，然后再由并化器进行二次复用。数字信号二次复用(并串转换)的波形图如图6所示。

图6 数字信号二次复用(并串转换)波形图

其中，clk为时钟脉冲，clr为清零信号，din为输入的编码后10 bit数据，dout为数据串行输出，cnt10为数据标志位，在其值从0递增到9的过程中，依次将并行输入的第一位到第十位发送给dout进行串行输出，依次循环往复，完成二次复用，最后将并行信号转为高速串行信号进行传输。

4 结语

本文所研发的光发射机再完成软硬件设计后，进行了整个系统的调试与测试。测试结果表明，该款多功能数字光发射机具有功耗低、工作稳定、实时性好、灵活性高及可扩展性强等优点，满足了预定的设计要求，证明了该方案的可行性与正确性，具有一定的实用价值。