分数像素运动估计的VLSI结构设计*

王庆春，何晓燕，曹喜信

（1.安康学院 电子与信息技术研究中心，陕西 安康 725000；2.北京大学 软件与微电子学院，北京 102600）

1 引言

分数像素运动估计（Fractional Motion Estimation，FME）是H.264/AVC标准中实现帧间预测编码的重要技术，其主要功能包括分数像素插值、拉格朗日模式选取和运动补偿；虽然它对编码压缩性能有0.5～2 dB的提升[1]，但由于其预测运算流程复杂，功能子模块多，实现结构复杂，硬件利用率低，成为H.264/AVC编码器芯片设计中的难点。为了提高编码器的硬件效率，FME的结构设计需要在设计方法上根据具体的系统需求，遵循面积和速度的平衡与互换设计原则，尽可能地通过功能模块复用来减小FME模块的硬件实现代价，开发出与之相适应的、高效的VLSI设计结构。

在H.264/AVC视频编码器的VLSI设计中，由于编码系统的目标档次、编码图像的大小和使用范围有较大差别，这就给FME的数据处理能力提出了不同的具体要求。只有针对具体编码需求的FME设计才是优化的；而不能盲目地追求运算速度或最小化面积。根据H.264/AVC的编码数据流程合理使用并行处理结构、时序串行和流水处理结构来优化设计FME的1/2像素运动估计、1/4像素运动估计、宏块编码模式选取（拉格朗日模式判断）和帧间运动补偿（MC）等4个基本功能模块，在芯片面积和编码速度之间寻求最佳的平衡。笔者针对不同的H.264/AVC视频编码系统，提出了4种FME的VLSI结构设计来满足不同的编码需求。

2 基于硬件实现的分数像素运动估计

H.264/AVC视频编解码标准中的帧间运动估计使用了可变块、多参考帧和率失真优化（RDO）技术而获得了较高的视频编码效率，同时这些复杂算法也使编码运算过程变得更加复杂[1-3]。……