ADF4157在数字预失真时钟方案中的应用

张福洪，罗晚会，杨小海

(杭州电子科技大学通信工程学院，杭州 310018)

在现代电子技术的设计与开发过程中.特别是在通信、雷达、航空、航天以及仪器仪表等领域，都需要进一步提高一系列高精度、高稳定度的频率源的频率精度，频率合成器是无线通信设备中的一个重要组成部分，其设计的优劣直接影响到通信设备的性能。

由于数字预失真(DPD)技术是对信号进行非线性处理，通常预失真后的信号带宽为原始信号带宽的5 ～7倍，这样DPD算法才能在最大程度上发挥性能。由此应选择恰当的上变频和下变频方案及相应的时钟方案，以确保信号的质量。本文结合新型PLL频率合成器ADF4157 设计一款适用于数字预失真系统本振时钟的频率合成器， 方便地实现DPD系统上下变频所需要的时钟。

1 PLL频率合成器ADF4157简介

ADF4157[1]芯片是美国ADI公司推出一款全新的具有高分辨率，小数分频的PLL频率合成器(FNPLL)，内部结构如图1。

图1 ADF4157内部结构

其内部集成1个小数N分频的频率合成器，具有25 bit固定模数，在6 GHz实现亚赫兹频率分辨率。1个参考时钟输入端且输入范围为10 MHz到300 MHz， 2个RF预分频输入端RFINA/RFINB，一个参考输入频率倍增位D和一个参考输入2分频位T，低噪声数字鉴相器，精密电荷泵(CP)，可编程参考除法器， ADF4157小数分频有多种实现方式，本文采用Σ-Δ小数频率合成器实现方式，且ADF4157内置周跳减少电路，在不需要对环路滤波器进行更改的情况下实现了更快速锁定。这种小数N分频的PLL频率合成器适合用于需要低相位噪声和……