四阶连续时间正交带通ΣΔ调制器的设计

汤黎明，吴建辉

(东南大学电子科学与工程学院，南京 210096)

在低中频射频接收机中[1]，如图1所示，射频信号经过下混频，产生I、Q两路正交低中频信号，之后直接通过带通ΣΔADC进行模数转换。由于中频不在直流处，可以避免直流失调和闪烁噪声。正交带通ΣΔADC比传统的带通ΣΔADC更适用于低中频架构，这是因为前者的噪声整形零点全部分布在单一频域，后者的噪声整形零点则对称的分布在正负频域，负频域的噪声整形零点是浪费，正交带通ΣΔADC在噪声整形性能上有优势。正交带通ΣΔADC由模拟和数字两部分组成，模拟部分是正交带通ΣΔ调制器，数字部分是抽取滤波器，本文主要研究正交带通ΣΔ调制器。

图1 低中频接收机架构

连续时间ΣΔ调制器与离散时间ΣΔ调制器相比，它具有一些显著的优势[2]，特别是无需独立的抗混叠滤波器，同时降低对运放单位增益带宽和摆率的要求，从而有利于降低了调制器的功耗。文献[3]首次提出并验证了连续时间正交带通ΣΔ调制器架构，近几年文献[4-6]也提出了一些成功的设计。其根本设计方法都是将两个低通滤波器的输入输出进行交叉耦合来构成一个具有带通滤波特性的复数滤波器。

众所周知，连续时间ΣΔ调制器有一些固有的非理想特性[7]，时钟抖动就是最主要的非理想特性之一。本文主要研究如何减少时钟抖动影响，设计了一个对其不敏感的四阶连续时间正交带通ΣΔ调制器。

1 复数滤波器

在低中频架构中，经过下混频产生的I、Q两路正交实信号可以表示成一个复数信号：复数信号最重要的特性之一就是频谱关于直流不对称。……