基于74LS162数字钟设计及时间校准研究

黄红飞，陈亦兵

（广东茂名广播电视大学 广东 茂名 525000）

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用[1]。数字钟的设计方法有许多。其电路一般设有校时功能，当计时出现误差时，电路可以进行校时、校分和校秒[2]。通常，用中小规模集成电路组成电子钟的校时电路，其校正时间的方法是：首先截断正常的计数通路，然后再进行人工触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态[2]。笔者以中规模数字集成芯片74LS162设计数字钟为例，介绍一种简单、易操作的校时电路，而且数字钟时间校准的操作不需加入专门的校时脉冲信号。

1 数字钟电路框图

通常的数字钟都是由产生频率为1 Hz时钟信号电路、60进制和24进制计数器、译码驱动及显示和校时电路等几个单元电路构成[2]。频率为1 Hz方波信号电路已有比较成熟的技术，用晶体振荡器或者555多谐振荡电路均可容易获得[3]。而数字钟的译码驱动及显示单元电路的设计更是简单。因此，本文只介绍数字钟计数单元的设计和时钟的校时功能。

下面用数字钟的层次原理图[4]表达本电路的设计框图，由图1可见，电路设计有两个60进制和一个24进制计数器；每块计数器芯片的时钟输入端CP端均接同一个CP信号，CP信号频率为1 Hz；控制电路其实是一个开关，通过开关的接通与断开输出高、低电平信号送至所有计数器的置数端，同时控制计数器置数或加法计数；……