一位全加器优化设计算法的研究

罗文静 范进高 会 丹 王娜娜 颜雪松

（中国地质大学（武汉）计算机学院，湖北武汉 430074）

电路优化技术是电路设计领域不可忽略的一个部分，电路优化能提高效率、降低能耗从而节约现实成本。近年来也出现越来越多的电路优化方法被运用到电路硬件设计领域。尽管如此，传统电路优化技术仍然存在几个方面的挑战：（1）如何让电路优化自动化；（2）设计平台的可编程性（3）如何能在较短时间内达到理想优化结果；（4）如何减少电路器件门数。

一位加法器电路优化设计属于电路硬件设计范畴，用传统电路设计方法明显达不到理想的结果。为了优化一位加法器设计，引入演化硬件技术（Evolvable Hardware，EHW ）。演化硬件技术是一种能够被用来替代传统电路设计的方法，用自可编程门阵列（Field Programmable Gate Arrays，FPGA）作为硬件演化平台，能通过演化算法自动生成数字电路。

对于一位加法器硬件电路的算法设计与优化，我们采用改进遗传算法（Modified Genetic Alogrothm，MGA）来设计组合数字电路。简单的遗传算法效率较差，我们通过引入跨世代精英机制和其他策略对简单遗传算法进行改进，设计了一种改进遗传算法以提高演化效率。本文采用的编码方式为矩阵单元三元组整数编码，采用的个体评估策略为贪婪策略；设计各种不同的选择、交叉、变异策略等其他算子，运用到各种算法中去。本文采用的算法策略以及优化方法对于设计数字滤波器、乘法器、多态数字电路等同样适用。

1 算法编码

1.1 矩阵单元三元组整数编码

采用演化硬件技术自动设计数字电路，先要将电路表示成便于演化算法设计的编码方式。……