基于DSP Builder的自适应滤波器的模型搭建

孟莎莎，董会宁，董 健

（重庆邮电大学 应用物理研究所，重庆 400065）

0 引言

飞速发展的数字信号处理技术（DSP，Diginal Signal Processing）在通信、医学、图像处理、多媒体系统、便携式电子设备中得到了广泛的应用。

在过去的一段时间内，DSP处理器是DSP应用系统核心器件的唯一选择，DSP Processor主要是指目前最常用的基于CPU架构的器件，通过软件指令的方式完成DSP算法[4]。近年来DSP器件在硬件结构上不断改进，性能有了很大的提高，但是并没有摆脱传统CPU的工作模式。DSP处理器的灵活性只是表现在软件更改的容易性以及对各种算法的处理和复杂算法的实现上，而对于系统硬件本身的更改，DSP是没有任何灵活性可言的。

现代大容量、高速度的FPGA能够克服DSP处理器的诸多不足，在这些FPGA中，一般都内嵌有可配置的高速RAM、PLL、LDVS、LVTTL以及硬件乘法器等DSP模块。FPGA做为数字信号处理的新硬件平台，在并行性和速度问题上突显出独特的优势，而且其灵活的可重构特性，使用FPGA搭建DSP系统非常易于实现、易于测试及硬件升级。

Altera推出的 DSP Builder工具箱提供了一个从MATLAB/Simulink直接到FPGA硬件实现的设计接口。它极大地简化了DSP功能的硬件实现流程，并提供了系统级仿真测试功能，并且DSP Builder提供模块化的门电路，使得算法更容易实现，这样就能极大地缩短开发周期。

本文在DSP Builder软件平台上，搭建了一个以四阶滤波器模块为基础的自适应滤波器，该滤波器通过级联，可以简单地转换为8阶、12阶、16阶等的自适应滤波器，通过Simulink模拟仿真，验证了该设计的的合理性，为硬件的实现打下了基础。……