自适应数字频率计教学课题的设计

汪小会

(解放军电子工程学院,安徽合肥 230037)

本文介绍了一种基于FPGA的自适应数字频率计的设计方案。它以数字电子技术和可编程逻辑器件的控制原理为切入点,贯穿了数据选择器、触发器、计数器和锁存器等功能器件的基本原理和应用方法。设计方案在FPGA器件上实现,采用图形输入方式,由数字电子技术课程介绍的基本模块构成。

现有资料介绍自适应数字频率计设计方法,大多采用VHDL设计[1]。但是,掌握VHDL设计要用较多时间,且本科生教学设计课题成功率较低,如果用数字逻辑电路和可编程逻辑器件FPGA设计,通常可以完成课题设计任务。

1 数字频率计测量原理及系统框图

数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置[2]。对于非矩形波信号测量时需先进行处理,整形变换成幅度为5V的矩形波。本文讨论对矩形波信号基本测量频率为10kHz(显示四位十进制数)和扩大10倍量程信号频率即100kHz测量。

本系统由脉冲输入电路、控制电路(由FPGA构成)和输出显示电路组成。控制的核心芯片是FPGA,它由两大功能模块组成:①频率计数模块,包含选通时间控制部分和计数两个部分。②显示模块。如图1所示。

该系统的工作原理是:被测信号经门控电路整形生成矩形波,输入到控制核心芯片FPGA的计数模块,计数器根据矩形波上升计数。计数时间则由选通时间控制电路决定,可根据频率所处的范围来决定档位。最后将计数的结果给显示电路,在数码管上显示频率。……