ETC中FM0解码器的设计

姚渭箐，周 伟

（武汉理工大学 信息工程学院，湖北 武汉 430070）

电子不停车收费系统（ETC）兴起于80年代，主要适用于道路、大桥和隧道收费站，由于过往车辆通过收费站时无须停车便能够实现自动收费，大大改善了目前普遍存在的路桥收费站停车收费造成交通堵塞的恶劣状况，受到各国政府和企业的广泛重视，许多世界著名的电子公司竞相开始研制，先后在北美、欧洲、日本、澳洲、新加坡等地广泛应用，已经成为智能交通的一大支柱产业。我国的ETC系统起步在上世纪90年代，主要靠引进国外的先进技术，虽然也取得了积极的效果，但由于起步晚，国内公路ETC工作仍处于试验和探索阶段。

整个ETC系统主要由车载单元 （On board unit，OBU）与路边单元（Road side unit，RSU）组成，OBU与 RSU之间的短距离双向通信属于专用短程通信 （DSRC-Dedicated Short Range Communications）协议规范的范畴[1]，该协议中的物理层可配置为A和B两个可选配置，其中配置A的上下行链路都定义为FM0，主要用于基本的ETC应用[2]。线路FM0解码模块是ETC系统基带电路重要组成部分，这使得对FM0解码器的研究和优化提上日程。

本文介绍了在FPGA软件环境下用高级硬件描述语言VHDL实现FM0解码器设计，最终实现ETC系统中OBU和RSU中的FM0解码模块的逻辑功能。

1 FM0码介绍

FM0编码（即 Bi-Phase Space）即为双相间隔码编码[3-4]，编码规则是在每个码元的开始、结束以及‘0’码元正中间时刻发生跳变，其余时刻不变化。FM0编码以其便于位同步提取、频谱带宽较窄、实现电路简单而在短距离通信中得到了广泛的应用。编码的示意图如图1所示。

图1 FM0编码示意图Fig.1 FM0 encoding diagram