高速数字电路中的信号完整性分析

莫建强

（电子科技大学微电子与固体电子学院 四川成都 610054）

0 引言

随着高速数字电路的时钟频率不断提高，信号的边沿变得越来越陡峭，信号完整性问题也越来越突出，高速数字PCB板设计就越来越成为高速数字系统设计实现的瓶颈[1]。这就需要高速电路设计者考虑其中有可能出现的信号完整性问题。在高速数字电路中主要涉及的信号完整性问题是反射和串扰。本文主要从信号的反射和串扰原理来分析信号完整性问题对高速数字电路设计的影响。最后结合一个实例——2.5Gbps的差分串行信号传输电路，来分析信号反射和串扰对电路设计的影响。

1 高速数字电路中的信号完整性问题

高速数字电路设计者和高速数字PCB设计者经常会遇到各种各样的信号完整性问题。高速电路设计者需要考虑终端匹配设计、版图设计方案和布线规则。PCB工程师需要考虑版图的电源供电的稳定性和时序的稳定。从广义上讲，信号完整性指的是在高速产品中由互连线引起的所有问题[1]。反射和串扰是信号完整性中最常见和最重要的问题。

1.1 反射

当信号沿着传输线传播时，在其信号路径上的每一处信号都会感受到相应的瞬态阻抗。如果传输线阻抗发生变化，那么其中一部分信号将沿着与原传播方向相反的方向反射，另一部分继续传输的信号也会产生一定的失真。反射的信号量大小由瞬态阻抗的突变量决定。图1是信号经过阻抗突变区域的……