基于FPGA的低功耗高精度DPWM设计

唐 宁，李荣毅，罗 磊

(桂林电子科技大学 信息与通信学院，广西 桂林541004)

开关电源被广泛应用于以电子、计算机为主导的各种终端设备、通信设备等电子设备中，是当今电子信息产业飞速发展不可缺少的一种电源方式。数字控制电路具有性能稳定、无零漂、抗干扰能力强，因此得到了广泛地应用和发展。但有限的数字脉宽调制(DPWM)分辨力及ADC(数模转换)分辨力是目前数字控制的缺点之一，ADC分辨力的有效解决使得提高DPWM的分辨力成为目前研究的主要对象。理论上，提高系统时钟的频率就能增加DPWM的分辨力，因此系统时钟频率与DPWM分辨力之间的矛盾更为凸显。为了解决这一矛盾，有关学者提出了计数比较法，延时线法，Delta-Sigma法。其中，计数比较法结构简单，容易实现。但是其需要的系统时钟频率为2nfs，其中fs为开关频率，n为DPWM的分辨力。分辨力越高将需要越高的时钟频率，硬件系统不易满足而且会产生很大的功耗。延时线法是由大量的延时单元构成，这种结构的时钟频率与开关频率相同。当需要n位精度的分辨力时，需要的延时单元数目为2n-1个，而且延时单元的大小由供电压、制造工艺、工作温度决定，不易于移植与集成化。Delta-Sigma法仅限于低分辨力的DPWM中，如果应用于高分辨力中将会产出收敛速度慢，极限环等问题［1］。

1 实用新型高精度DPWM的设计

1.1 数字时钟管理(DCM)逻辑模块

数字时钟管理能够实现输入倍频、分频和4种不同的相位时钟输出(0°，90°，180°，270°)，提供零传播延迟、低时钟相位差和高级时钟区域控制等。……