基于FPGA的数字稳定校正单元的实现

王胜华

（中国电子科技集团公司第二十研究所 陕西 西安 710072）

雷达从体制上可以分为相参雷达和非相参雷达，由于磁控管发射机的起始相位不固定、存在幅度抖动和频率漂移，对接收回波无法做相参积累[1]，所以采用磁控管发射机的雷达属于非相参雷达。而现代信号处理中相参积累可以获得更大的增益和更多的功能，例如成像或动目标检测都需要发射和接收信号具有相参性。因此对原有非相参雷达进行相参改进[2-6]成为提高雷达性能的关键。

非相参雷达相参化主要是在信号处理部分来实现，这样既可以节约成本又便于改造实现。而信号处理的核心就是数字稳定校正（DSU）[2-4，6]，DSU 的主要作用就是消除发射信号的相位抖动，使接收信号具有相参性。

在数字技术飞速发展的今天，信号处理的硬件实现主要有FPGA[7-8]和DSP等来实现。大规模可编程逻辑器件FPGA在处理速度和集成度等方面发展很快，用户可自定义逻辑功能、可重复编程，同时FPGA还具有成本低、使用灵活方便等优点，在雷达信号处理硬件实现中得到广泛的应用。由于雷达信号处理数据量大、实时性强、动态范围大和数据精度高，结合片内存储能力本文选用ALTERA公司的StratixⅡ系列芯片。

图1 数字稳定校正单元工作框图Fig．1 Structure diagram of the digital stable unit

假设这里只考虑脉冲间的幅相不一致，可得发射信号和接收信号的基带形式可以表示为

式中：t为快时间表示，tn表示第n个发射或接收脉冲；A（tn）为第n个发射脉冲随机振幅；φ（tn）为第n个发射脉冲随机相位函数；……