时序逻辑电路在片进化设计与实现

娄建安，李川涛，常小龙，满梦华

(1．军械工程学院 电气工程系，河北 石家庄050003;2．军械工程学院 静电与电磁防护研究所，河北 石家庄050003)

0 引言

演化硬件技术可根据环境变化改变电路内部结构，从而实现电子电路的结构自组织、环境自适应以及故障自修复功能［1］． 全世界有许多机构进行了演化硬件的研究，并且成果丰硕，特别是姚新、Higuichi 等学者提出了基于FPGA 结构可重配置特性的EHW 具体实现方法，将研究进程大大加速［2］．之后，演化硬件在理论研究和工程应用方面均发展迅猛．其中，在电路容错运行和自修复方面，满梦华等［3］利用演化硬件技术实现了逻辑门单元在线自修复;在图像处理方面，王珑等［4］将演化硬件技术应用到了图像加密技术中;在信号传输和处理方面，Faleoner 等［5］使用内部型可进化硬件完成了高速数据线的信号完整性检查．

1 时序逻辑电路演化模型设计

电路演化设计的关键在于设计结构可重构的电路演化模型，利用演化算法不断变化电路结构从而实现目标功能．但目前此类研究多以加法器、乘法器等组合电路为对象，而时序电路的研究相对较少［6］．其主要原因在于时序电路内部存在反馈连接，使得电路的染色体编码更为复杂，而且，验证测试评估困难，进化成功率较低，仿真速度缓慢．有鉴于此，笔者专门设计并实现了一种通用的时序电路演化模型．

1．1 硬件演化平台构建

硬件进化平台主要包括基于Microblaze 软核的CPU 设计、可重构数字电路网络……