基于FPGA的高速DUC设计与高效实现✴

张海峰，赵爱玲

基于FPGA的高速DUC设计与高效实现✴

张海峰，赵爱玲

（安阳工学院机械工程学院，河南安阳455000）

提出了一种基于FPGA实现高速数字上变频（DUC）的方法。该方法采用一种新的多相内插滤波器的高效实现结构，利用多相内插滤波器中各分支滤波器间系数的特点，使多相内插滤波器消耗的乘法器数量减少一半；并采用一种并行结构的数控振荡器（NCO），可产生高数据率的上变频本振信号。利用该方法为某雷达中频回波模拟器设计了DUC模块，其输出数字中频信号的数据率可达1.2 Gsample／s，只消耗了少量资源，满足项目需求。

雷达回波模拟器；高速DUC；高效多相内插滤波器；并行NCO；数字中频信号

数字上变频（DUC）是软件无线电的关键技术之一，其基本功能是将基带信号上变频到载波频率上，用于提高数据率、实现频谱搬移，已广泛应用于通信数字发射机和中频信号模拟器等领域。

DUC一般可采用专用集成芯片（ASIC）、数字信号处理器（DSP）、现场可编程门阵列（FPGA）实现。ASIC集成度高、功耗低，但可编程性差；DSP可编程性高但功耗也高；FPGA片内具有丰富的逻辑资源、寄存器资源并集成有乘法器、存储器等硬核，可编程性强，采用FPGA实现DUC具有更大的灵活性［1-3］。

1 DUC基本结构分析

DUC主要由数据率提升和频谱搬移两部分组成，其中数据率提升包含M倍内插和低通滤波，低通滤波用以滤除M倍内插带来的延拓频谱；数控振荡器（NCO）用来生成上变频所需的本振信号。其典型结构如图1所示。

低通滤波常用积分梳状（CIC）滤波器或有限长冲激响应（FIR）滤波器完成。……