FPGA设计中状态机稳定问题的研究

卫一然，甄国涌，单彦虎

(中北大学仪器科学与动态测试教育部重点实验室，电子测试技术国家重点实验室，山西 太原 030051)

责任编辑:时 雯

随着大规模和超大规模FPGA/CPLD器件的诞生和发展，以VHDL(硬件描述语言)为工具、FPGA/CPLD器件为载体的EDA技术的应用越来越广泛。在基于FPGA的数字设计中，状态机是使用最为广泛的时序电路模块，它使得控制更加灵活、高效。因此如何提高状态机的稳定性成为目前必须面对的问题。

FPGA的稳定性会因为外界的很多因素(如工作电压、温度)而受到影响，使状态机出现亚稳定状态，造成电路出现异常。本文针对记录器在温度实验中，高温造成FPGA状态机稳定性下降，出现的亚稳定问题，对各种状态编码进行了解研究，比较各种编码方式的特点，修改选定最适合的编码方式，再结合FPGA综合方面的约束，降低了温度对其的影响，使其恢复正常工作。

1 状态编码

FPGA状态机的设计中，编码方式的选择是一个重要的部分。方法选择得当，设计的电路可以很简单;反之，电路会占用过多的逻辑或速度降低。下面介绍一下状态机的几种编码方式及其特点。

二进制编码(Sequential)和格雷码(Gray)都属于压缩编码。二进制编码有其最典型的优点，即状态向量最少。但是每次状态转换时，需要同时发生变化的比特位较多。格雷码虽然每次只有一位发生变化，大大降低了产生暂态的可能，但不适合有很多状态跳转的情况。

One－hot编码的典型定义为:在状态机中，每一个状态都使用一个寄存器来表达，并有相对应的唯一寄存器位，每次只有一个称为“hot”的有效位“1”。……