基于FPGA的TD-LTE系统上行同步的实现*

李 杨，李校林，李小文

(重庆邮电大学 通信与信息工程学院，重庆400065)

在LTE系统中，当进行随机接入eNB(网络端)和 UE端建立上行同步之后，由于无线信道环境的改变需要进行时域和频率的同步调整，所以需要一种算法来完成定时同步的功能。OFDM符号定时同步的目的是找到CP和FFT的起始位置。因符号定时同步发生错误会导致符号间干扰，将影响到UE上行信道性能与容量。因此，性能良好的同步方法对于 OFDM系统非常重要[1，2]。符号定时算法有很多，主要有数据辅助算法、非数据辅助盲算法和基于循环前缀的算法[3，4]。前两种算法相对于基于循环前缀的算法，实现难度大，而基于循环前缀算法的计算量比较大。本文为了能更好地完成定时同步，用FPGA的思想来简化最大似然 (ML)估计算法，并在此基础上进行一些算法的改进，利用Xilinx的Virtex-5芯片[5]作为硬件平台实现其算法，完成上行同步定时的功能，并应用到项目中。

1 最大似然估计算法(ML算法)

如图1[6]所示，这些样值包含了一个完整的N+L个样值的OFDM符号。定义了两个集合[6]：

θ和 ε的对数似然函数∧(θ，ε)是给定符号定时同步点θ和载波频率偏移 ε，在中，2N+L样值点概率密度函数|(θ，ε)的对数，表示为[6]：

因为 r(k)是复高斯随机变量，f(r(k)，r(k+N))为复高斯分布概率密度函数，可以简化为[5]：

∧(θ，ε)=|γ(θ)|cos(2πε+∠γ(θ)-ρΦ(θ))式中，∠γ(θ)表示复数的相位（幅角）。

式（1）中，γ(m)表示连续 L个相距为 N的样值对之间相关值之和；式（1）的第二项是频率偏差ε的能量项，这一项要取决于相关系数ρ。

就频率偏差 ε 而言，要实现式∧(θ，ε)最大化，应使余弦项为 1，得到……