基于并行完备检测的高速异步流水线设计

2012-07-25 04:06:26杨延飞杨银堂朱樟明
电子与信息学报 2012年4期
关键词:信号检测

杨延飞 杨银堂 朱樟明 周 端

①(西安电子科技大学微电子研究所 西安 710071)

②(西安电子科技大学计算机学院 西安 710071)

1 引言

随着集成电路工艺的发展,传统的同步电路设计面临由全局时钟引起的一系列设计问题[1]。由于异步电路采用握手协议代替时钟信号,避免了全局时钟引起的各种问题,因而成为设计者新的选择[2]。异步流水线是建立高速异步系统的主要技术之一,其中零协议逻辑(NULL Convention Logic, NCL)流水线[3]因延时不敏感特性、设计简单等特点被广泛应用设计各种运算电路[4,5]。但是传统的 NCL流水线每个数据周期内有效数据(DATA)和空(NULL)信号交替输入,导致流水线吞吐量大幅下降。现有多种技术优化NCL流水线,文献[6]采用提前完备检测技术提升吞吐量;文献[7,8]主要优化流水线静态功耗;文献[9]以较大的面积代价提升流水线性能。文献[10,11]的设计方法则适合应用于延时最长的一级流水线,进而提升整个流水线的吞吐量。

本文提出一种基于串并结合工作方式的 NCL流水线。采用独特的多阈值半静态 NCL(Multi-Threshold Semi-static NCL, MTSNCL )阈值门建立异步组合逻辑,以实现流水线级内并行、级间串行的工作方式,有效地提升流水线性能。

2 并行完备NCL流水线设计

2.1 MTSNCL阈值门设计

图1所示为本文提出的MTSNCL阈值门结构,以 TH23门为例。图中圆形星状线标注的晶体管为高阈值晶体管,由sl(sleep, 休眠信号)及其反向信号所控制,该信号由流水线内部产生。当sl为0时,T2和T3导通而T1 和T4关断,执行传统TH23门的逻辑功能。反之,当sl为1时,T1和T4导通而T2 和T3关断,阈值门进入休眠模式且输出dout为 0。……

登录APP查看全文

猜你喜欢
信号检测
信号
鸭绿江(2021年35期)2021-04-19 12:24:18
完形填空二则
孩子停止长个的信号
小波变换在PCB缺陷检测中的应用
基于LabVIEW的力加载信号采集与PID控制
一种基于极大似然估计的信号盲抽取算法
高处信号强
环球时报(2010-02-11)2010-02-11 13:34:15