地址数据复用型Flash存储器测试技术研究

王续朝

（北京自动测试技术研究所，北京 100088）

0 引言

随着当前移动存储技术的快速发展和移动存储市场的高速扩大，Flash型存储器的用量迅速增长。Flash芯片由于其便携、可靠、成本低等优点，在移动产品中非常适用。市场的需求催生了一大批Flash芯片研发、生产、应用企业。为保证芯片长期可靠的工作，这些企业需要在产品出厂前对Flash存储器进行高速和细致地测试，因此，高效Flash存储器测试算法的研究就显得十分必要。

本文以三星公司的K9F2G08R0A芯片为例，介绍Nand-flash存储器芯片的读写流程和时序。

1 Nand-Flash存储器的工作原理

1.1 Nand-Flash存储器的组成结构及指令集

K9F2G08R0A的容量为256M×8 Bit，存储空间按128K个页(行)、每页中2K+64个字节(列)的组成方式构成，备用的64列。K9F2G08R0A还将存储空间分为块(block)，每1块由64个页构成。因此K9F2G08R0A中一共有2,048个块。这种“块-页”结构，恰好能满足文件系统中划分簇和扇区的结构要求。K9F2G08R0A的内部结构如图1所示。

图1 K9F2G08R0A的内部结构

K9F2G08R0A的读和写都以页为单位，擦除则以块为单位进行操作。

K9F2G08R0A的地址通过8位端口传送，有效地节省了引脚的数量，并能够保持不同密度器件引脚的一致性，系统可以在电路不作改动的情况下升级为高容量存储器件。

K9F2G08R0A通过CLE和ALE信号线实现I/O口上指令和地址的复用。指令、地址和数据都通过拉低WE和CE从I/O口写入器件中。有一些指令只需要一个总线周期完成，例如，复位指令、读指令和状态读指令等;另外一些指令，例如页写入和块擦除，则需要2个周期，其中一个周期用来启动，而另一个周期用来执行。……