闪存控制器中BCH编解码器设计和验证

殷 民， 易 波

(中国科学技术大学 微电子与固体电子实验室，安徽 合肥230001)

0 引言

随着生产工艺的进步和诸如智能手机平板电脑、SSD等消费电子市场对高密度非易失性存储的需求，MLC代替 SLC成为闪存市场的主流趋势。与此同时，MLC伴随的多比特随机错误，对系统的数据可靠性提出新的挑战，例如美光(Micron)的MT29F32G08CBABA系列要求每 540 Byte有 12 bit的纠错能力。SLC中常用的 SEC-DEC编解码已经不再适用，新一代的闪存控制器需要使用纠错能力更强大的BCH编解码。

BCH码取自Bose、Ray-Chaudhuri与 Hocquenghem的缩写，是编码理论尤其是纠错码中研究得比较多的一种编码方法，它的代数结构优美，硬件实现简单，广泛应用于通信行业和信息存储。BCH的解码过程通常分为伴随子计算、关键方程求解、钱搜索验根这3个部分，在众多关键方程求解算法中，简化伯利坎普-梅西算法最为有效。

虽然很多文献中分别实现了闪存控制的BCH编解码，不过这些大多不适合当前闪存控制器，主要原因是，纠错能力太低,不符合闪存芯片的要求。例如文献[1-4]分别实现 4 bit/512 Byte、8 bit/512 Byte、2 bit/21 bit、4 bit/223 bit的纠错能力，远远低于美光系列每540 Byte/12 bit纠错要求。另外，关键方程算法实现主要是欧几里德方法，或是最初的 iBM，无论是从面积还是译码延迟考虑，这些算法并不是最优的算法。本设计中还对码长作了灵活的配置，提供几种可选的码率，只需要在钱搜索中做简单地修改。码长灵活配置是由于软件算法实现的时候，希望把某些关键数据存储在闪存的剩余空间，这些关键数据也希望和普通的数据一样受到ECC的保护，而这些数据长度较短，不同于主要数据部分。……