基于双核Nios II系统的数字预失真器设计*

曾德军，石栋元，李金政，夏 威，何子述

（电子科技大学 电子工程学院，四川 成都611731）

在现代无线通信系统中，功率放大器（PA）是整个发射机中最为关键的部件之一。然而，PA固有的非线性特性会对通信质量造成严重影响。数字预失真技术作为一种高效的功放线性化方法，近年来得到了广泛重视和研究[1-4]。

传统的数字预失真器一般采用FPGA+DSP的方案，结构较为复杂，成本较高。本文在FPGA芯片中构建了SoPC系统，设计了一个自适应数字预失真器（DPD），它具有集成度高、成本低等优点。同时，采用并行RLS算法提取DPD模型参数，降低了传统RLS预失真算法的复杂度。采用双核Nios II并行操作，提升了硬件处理速度，保证了预失真处理的实时性和敏捷性。

1 DPD多查找结构

本文采用记忆多项式模型[5]作为DPD的行为模型，表示为：

其中，x(n)和z(n)分别代表DPD的输入和输出信号，akq为记忆多项式模型参数，K为多项式阶数，Q为记忆深度。

实现式(1)的方法是将其表达成基本预失真单元(BPC)的组合形式，如图1所示。其中，表项值函数的表达式如下：

本文使用间接学习结构[6]提取DPD的参数 akq，通过参考文献[6-7]的推导可知，参数提取方程总可以转换成如下形式：

其中，a=[a10，…，aK0，…，a1Q，…，aKQ]T为 DPD 参数向量；U=[u10，…，uK0，…，u1Q，…，uKQ]为与输入信号有关的输入矩阵；z为与期望信号有关的向量。考虑到参数计算数值稳定性问题和DPD对突变环境的适应能力，工程上一般采用自适应算法求解式(3)。

2 并行RLS算法及其Nios II实现

RLS算法作为一种应用极为广泛的自适应算法，具有性能优越、收敛速度快等优点。然而，传统的RLS算法涉及到大量的高维矩阵操作，算法复杂度高。……