高速脉冲峰值保持电路的设计

吴 宁，李正生，张 民

（第二炮兵工程大学 101教研室 陕西 西安 710025）

在能谱测量中，多道脉冲幅度分析器所测量的是脉冲的峰值幅度，但探测器输出信号经过线性放大后的脉冲信号峰顶很窄，即使经过理想最佳滤波器[1]将窄脉冲调理成信噪比很高的高斯脉冲，仍不能满足多道脉冲幅度分析特别是A/D转换的要求。这时必须由脉冲峰值保持电路将脉冲峰值甄别并展宽，使脉冲的峰值保持一段时间再送入后续电路。因此，峰值保持电路又叫做模拟展宽器[2]。笔者采用集成芯片设计了一种适用于高速脉冲信号的峰值保持电路，对于100 kHz的模拟信号，峰值保持电路可以准确地采集到峰值并保持，同时向单片机发出请求中断信号，启动A/D转换器。A/D转换完成后，保持电容迅速放电，等待下一个脉冲的到来。

1 峰值保持理论

峰值保持电路具有保持和采样2个状态。处于采样状态时，电路的输出始终跟随输入信号；处于保持状态时，电路的输出保持着前一次采样结束前瞬间的输入模拟量[3-5]。在高速脉冲峰值采集过程中，为保证A/D转换精度，在转换过程中其输入信号变化量不能大于1/2 LSB。假设输入信号Vi=Vmsinωt，则 Vi的最大变化率为

当A/D转换器的分辨率为n位，转换时间为tc时，为保证A/D转换器的正常工作，则

由上式可得输入信号所允许的最大频率为

设8位A/D转换器的转换时间tc=100 μs，代入上式计算可得，A/D转换器的所允许的最大输入信号频率fmax=6 Hz。为获取高频的脉冲信号峰值，必须在信号输入A/D转换器之前对其峰值进行保持。……