采用CPCI总线的通用高速数传接收机

刘进军

(中国西南电子技术研究所,成都 610036)

1 引 言

近年来,随着高速数传技术应用领域的不断拓展,高速数传技术不仅广泛应用于侦察卫星、军事卫星、资源探测卫星、高分辨率对地观测卫星等航天器中,而且航空飞行器如预警机、高空侦察机、无人机等,以及临近空间飞行器也纷纷增加了数据获取功能,需支持高速数据传输或海量存储能力。在高速数传系统中,高速解调设备是核心。目前,国内主流的高速解调设备处理能力均低于300 Mbit/s数据传输速率,已不能满足日益增长的数据传输速率需求。随着系统支持数据传输速率的提高,对接收机的电路设计、解调性能等提出了挑战,高性能的高速解调接收机市场需求迫切。

本文采用软件无线电设计思想,对高数数传接收机软硬件技术进行了深入研究,通过硬件模块化设计和软件动态加载与升级技术,提高了接收机设计灵活性和通用性。

2 接收机实现原理

通常,高速数传接收机可采用模拟、模数混合以及全数字3种实现方式。模拟实现方式存在设备复杂、实现难度大以及通道一致性较差等缺陷,影响高速数据解调性能;而模数混合和全数字实现方式具有通道一致性好、设计灵活等优点,是一种较好的设计方案。

接收机具备高速数据处理能力,其电路器件选择和电路设计需满足高速数传要求,接收机主要由超高速模数变换器(ADC)、直接数字合成器(DDS)和大规模可编程器(如FPGA、DSP等)组成,实现原理框图如图1所示。……