GaAs衬底制备40nmT型栅工艺

刘 帆，苑进社，时文华

(1.重庆师范大学物理与电子工程学院，重庆 400047;2.中国科学院苏州纳米技术与纳米仿生研究所，苏州 215123)

GaAs/AlGaAs异质结高电子迁移率晶体管(HEMT)作为新型化合物半导体器件，由于其卓越的电子输运特性，所以具有高频、高速和低噪声等优点。为了获得高增益、低噪声和高速的HEMT器件，关键要求是缩小栅长，然而器件栅长的缩小又增大了栅电阻，影响器件高频性能的改善，因此必需在缩小器件栅长的同时获得比较低的栅电阻。T型栅已制备成为用于高频HEMT器件中的主流技术。T型栅的窄小栅脚提供了晶体管的高频特性，并且使其在毫米波频率范围内低噪声操作，而宽大的栅帽则减小了栅电阻［1－2］。

目前，在国际范围内有多种制备T型栅的方法，主要有电子束三层胶工艺［3］、SiN钝化层方法［4］和用三层胶工艺X射线光刻法等［5］。以上方法大多采用三层胶技术，并且得到的栅长均在100 nm以上［6－8］。三层胶技术在工艺上比较繁琐，且为了防止胶与胶之间的混层现象还需要多次烘烤，并需要多次显影得到T型图［9］。

本文利用电子束曝光技术和双层胶工艺制备40 nm栅长T型栅。这种方法不仅简化了制备工艺，而且使工艺过程中匀胶次数和难度得到降低，仅需要1次光刻1次显影即可完成40 nm栅长的T型栅的制备。这对于研制GaAs基HEMT器件所需的T型栅具有独特的优势。

1 工艺设计

电子束曝光技术是目前国际上公认的高分辨率图像制作技术，主要用于10 nm～1 μm的微纳加工工艺。此设备使用电子束作为束源，对电子束光刻胶进行曝光，使之发生交聚或者降解反应，再经过显影，在光刻胶上制作纳米结构。其优点在于可以根据设计版图，无需掩模版，利用电子束偏转系统，直接在光刻胶上制作高分辨率的纳米图形。

本实验的胶层结构是 PMMA/PMMA－MMA。具体采用 PMMA－A2 和 PMMA－MMA(8.5)(MAAEL6)。表1是PMMA/MMA光刻胶的厚度和匀胶速度关系［10］。由于本研究制备的T型栅栅高为270 nm，栅帽高度为200 nm，所以根据上述匀胶厚度和匀胶速度之间的关系确定选择所需要的匀胶速度，实现对T型栅栅高、栅帽高度的控制。

表1 PMMA和MMA光刻胶的厚度和匀胶速度的关系

成功制作T型栅的关键是对显影时间的控制。本实验采用的是MIBK/IPA显影液，得到的选择比最好。浓度太高或太低会造成过量显影或显影不够，导致线条变宽或变细。表2是显影液对PMMA和PMMA－MMA的显影速率比。由于2层光刻胶性质的不同，显影液的显影速率也不相同，从而使2层光刻胶显影的尺寸出现差别，最终实现后续金属的蒸发剥离而形成T型栅结构。

表2 MIBK:IPA对PMMA和MMA显影速率比

实验数据显示，显影液对 PMMA－A2和 PMMA－MMA(8.5)(MAA－EL6)的显影选择比不同，成功实现了通过1次曝光1次显影形成T型栅结构，而且可以通过对双层光刻胶厚度的控制以及显影时间的控制实现T型栅顶宽、底宽比例控制。

2 实验和结果

工艺加工的目标是在GaAs衬底上通过1次曝光1次显影制作 T型栅。采用 PMMA－A2和PMMA－MMA(8.5)(MAA－EL6)光刻胶做掩膜，分别以4000 r/min和1000 r/min的速度匀胶，然后用烘箱进行前烘，前烘的温度均为108℃，时间分别为180 s和60 s。通过电子束曝光，得到掩膜图形。束流采用100 pA。显影液为MIBK∶IPA=1∶3的溶液，显影时间为90 s。用电子束蒸发Ti/Au，厚度为20/100 nm。最后剥离金属得到T型栅的金属图形。T型栅制作工艺流程如图1所示。

通过扫描电子显微镜SEM观察并测量T型栅的尺寸。图1显示不同模板设计工艺加工后得到的T型栅，栅底最小尺寸可达到40 nm左右，栅帽宽110 nm。虽然实验的结果和前示意图有一定差距，即栅帽比较“圆润”，T型不是太明显，这是因为MMA与PMMA混层现象存在，MMA扩展不够多，但初步剥离实现了T型栅条，而且金属剥离很干净，并且T型栅没有倒塌。

3 结束语

对双层胶工艺制作栅宽40 nm的T型栅技术进行了研究。研究成功的双层胶电子束光刻技术，只通过1次曝光1次显影，在工艺上得到简化，制备出40 nm栅线条，研究出一套具有较高可操作性和可控性的T型栅制作技术。

［1］Lu W，Chen Y，Ng GI，et al.Proceedings of DTG Electronics Technology Seminar’97［M］.Singapore:［s.n.］，1997:102.

［2］Kim S C，Lim B O.Sub－100 nm T－gate fabrication using a positive resist ZEP520/P(MMA－MAA)/PMMA trilayer by double exposure at 50 kV e－beam lithography［J］.Materials Science in Semiconductor Processing，2004(7):7－11.

［3］Nummila K，Tong M，Ketterson A A.Fabrication of sub－100nm T gates with SiN passivation layer［J］.American Vacuum Society，1991(3):2870.

［4］Hosogi K，Nakano N，Minami H，et al.Photo/EB hybrid exposure process for T－shaped gate super low － noise HEMTs［J］.Electron Lett，1991，27(22):2011.

［5］Sun Jiaxing，Ye Tianchun.Tri－Layer Resist Fabrication Technology of T－Shaped Gate Using X－Ray Lithography［J］.Chinese Journal of Semiconductors，2004，25(3):254－257.

［6］Li Ming，Zhang Haiying.200nm Gate Length Metamorphic In0.52Al0.48As/In0.6Ga0.4As HEMTs on GaAs Substrates with 110GHzfT［J］.Chinese Journal of Semiconductors，2008，29(9):451 －455.

［7］Zhang Haiying，Liu Xunchun.Application of 0.2μm TShaped Gate Technology in 10Gbps DWDM Driver Circuits［J］.Chinese Journal of Semiconductors，2004，25(10):45－48.

［8］Li Ming ，Zhang Haiying.Power Characteristics of Metamorphic In0.52Al0.48As/In0.6Ga0.4As HEMTs on GaAs Substrates with T－Shaped Gate［J］.Chinese Journal of Semiconductors，2008，29(12):125 －128.

［9］Shinohara K，Yamashita Y，Endoh A，et al.Ultra short 25 nm gate lattice matched InAlAs/InGaAs HEMTs wit hin the range of 400GHz cutoff f requency［J］.IEEE Electron Devices Lett，2001，22(11):507.