一种应用于流水线ADC中的高性能采样保持电路

罗斌何庆领

1.安徽省科学技术馆，安徽省合肥市 2300882.合肥工业大学计算机与信息学院，安徽省合肥市 230009

一种应用于流水线ADC中的高性能采样保持电路

罗斌1何庆领2

1.安徽省科学技术馆，安徽省合肥市 2300882.合肥工业大学计算机与信息学院，安徽省合肥市 230009

基于SMIC 0.18um CMOS工艺设计了一种高速、高精度、高线性度的采样保持电路。采用全差分带增益自举电路的高增益、高带宽运放，以及改进的带衬底电压调整的栅压自举开关，有效增加输入信号带宽并减小采样保持电路的非线性。对设计的电路进行仿真，在输入信号幅值为2VP-P，频率为47.66MHz，采样频率为100MSPS时，采样保持电路建立时间为3.606ns，建立精度达0.004%，有效位数为17.2bit，无杂散动态范围达108.5dB。

采样保持电路；流水线ADC；全差分运放；增益自举电路；栅压自举开关

引言

斜流水线ADC由于具有兼顾精度和速度的特点而受到广泛应用，并成为高性能ADC的主流结构[1-4]。近年来，随着无线通信、高清数字视频等高端应用的迅猛发展，对流水线ADC性能的要求也越来越高。采样保持电路位于整个流水线ADC的最前端，它对输入的模拟信号进行采样和保持，提供给后级流水线电路进行模数转换，其性能对整个流水线ADC的性能有至关重要的影响[5]。

为了满足高性能流水线ADC速度和精度的要求，本文设计了一种高速、高精度、高线性度采样保持电路：主体运放采用两级结构，第一级采用带增益自举的套筒式共源共栅结构以获得高增益，第二级采用共源级结构以获得高输出摆幅；……