嵌入式系统超标量体系CPU的高效软件优化技术

张云

（国电南京自动化股份有限公司，南京 211100）

引 言

公司基于超标量体系结构的某款PowerPC芯片开发出了电力系列自动化装置，它对实时性要求很高。但软件的运行效率低，这就需要我们针对该芯片的超标量体系结构特点进行软件优化。实践中，在针对性优化后进行对比实验，装置软件运行效率大大提高，实际效果良好。

1 超标量体系结构PowerPC芯片特点

1.1 超标量体系结构芯片

PowerPC芯片属于超标量体系结构。超标量体系结构是一种微处理器设计模式，它能够在一个时钟周期内执行多条指令。在超标量体系结构设计中，处理器或指令编译器判断指令能否独立于其他顺序指令而执行，或是依赖于另一指令，必须按顺序执行。然后处理器使用多个执行单元并行执行两个或更多独立指令。

1.2 PowerPC芯片特点

1.2.1 流水线机制

该芯片一条指令，可简单分为取指、译码、执行，提交4个时钟周期操作。同一周期，CPU的不同部件可并行执行多条指令的不同操作，从而达到指令并行，提高CPU的吞吐率。

1.2.2 总线频率

该芯片的主频达到400MHz，但访问内存的总线频率是100MHz，只有主频的1／4。由此可见，当访问内存数据时，其运行时间比执行计算程序慢多了。当系统大量访问内存时，系统运行速度会明显下降。

1.2.3 16KB的指令Cache和16KB的数据Cache

PowerPC芯片中指令Cache和数据Cache中访问指令和数据的速度与主频一样。同样，当读取指令和数据时在Cache中读取的速度约是内存中读取速度的4倍。

（1）指令Cache运作机制

每次指令运行时若指令未在指令Cache中，即指令Cache未命中，则一次从内存中读出待执行的连续32字节（32字节相当于8个浮点数）指令到指令Cache。……