高速同步串行接口的设计与实现

雷淑岚，薛忠杰，2

（1.江南大学 物联网学院，江苏 无锡214122；2.中国电子科技集团公司第58研究所，江苏 无锡214061）

0 引 言

近年来，DSP发展迅速，特别是集成了各种功能外设的DSP芯片的广泛应用，对DSP通信接口的性能要求也越来越高。串行接口可以划分为同步串行接口和异步串行接口，同步串行接口的基本协议相对比较简单，易于实现。现有的同步串行接口的传输速率不高，且不够灵活，应用范围不广泛［1］。

为了提高传输速率，增强兼容性，高速同步串行接口支持全双工和半双工同步通信，通信速率、通信数据宽度、时钟极性、时钟相位和数据移位方向均可配置，从而能够和与串行外设接口 （SPI）兼容的器件或使用其他同步串口的器件进行通信。主要应用在DSP处理器和外设之间的通信，采用主／从模式也可以应用在多处理器间的通信。

1 高速同步串口的设计

1.1 整体架构设计

SSC接口分为5个部分［2］：寄存器配置模块，时钟产生模块，数据缓冲寄存器模块，移位控制逻辑模块，中断控制模块，其整体架构如图1所示。

CPU通过总线时钟bus＿clk＿i、复位信号bus＿reset＿n＿i、地址线bus＿a＿i、数据线bus＿d＿i和bus＿d＿o完成对寄存器的初始化及控制，数据读写和状态监控。寄存器配置单元通过对寄存器的读写实现SSC接口的可配置。在时钟产生模块中，总线时钟通过分频与外设的高速、低速时钟匹配，时钟极性和时钟相位的可配置，使SSC接口能够与多种同步串口通信，ssc＿sh＿clk＿o为主模式下的时钟输出，ssc＿sh＿clk＿i为从模式下的时钟输入。移位控制逻辑模块按照规……