基于FPGA的压制性干扰源的研究与设计

苗新法，张小磊

（兰州交通大学 电子与信息工程学院，甘肃 兰州 730070）

无线通信技术的迅速发展和广泛应用给人们的生活带来了极大的便利,但同时也会被违法犯罪分子所利用，使失密、泄密的渠道更加难以控制。通过无线通信手段的失密、泄密问题日益严峻,同时也向保密技术和电子对抗技术提出了极大的挑战。无线通信是一个开放的电子通信系统,防止通过无线通信手段的失密行为最直接的方法就是在必要时对一定空间范围内的无线接收机进行压制式干扰,使其无法正常接收发射机发射的信号[1]。

压制性干扰的定义为用噪声或噪声样的干扰信号遮盖或淹没有用信号,阻止对方用电磁波获取目标信息。压制性干扰按频谱特性一般可分为宽带阻塞式、瞄准式和扫频式三大类。每种方式都有其特点和应用场合[2-4]。

传统的压制系统压制方式单一，频率范围小，系统结构复杂。本文提出一种结合模拟和数字方式，由FPGA作为主控，基于DDS原理的压制系统。本压制系统同时具备三种压制方式，频率范围大，中心频率和带宽步进可调。

1 系统基本原理

系统方案框图如图1所示。

高斯分布的基带噪声由噪声二极管齐纳击穿产生，经调理电路放大后，由ADC采样后送入核心处理器进行处理。在FPGA中构建伪随机序列虽然相对不复杂，但序列长度有限，实时性不好，所以本文仍然采用模拟的方式产生真正的噪声。在FPGA中构建的DDS模块为本系统的核心。……