SOC 中嵌入式存储器阴影逻辑的可测性设计

施文龙，林 伟

(福州大学福建省微电子集成电路重点实验室，福州350002)

集成电路已经发展到了系统芯片SOC(System On Chip)时代，芯片集成度越来越高，结构越来越复杂，对集成电路测试又是芯片设计不可或缺的重要环节，测试的可行性、有效性以及测试功耗，极大地影响了芯片设计的成本与上市时间。嵌入式存储器是芯片设计的关键部分，是系统芯片中集成密度最高的器件，同时又是对制造过程中存在的缺陷最敏感的器件之一。各种类型的存储器在当前的SOC 设计中已经被广泛应用，占用了SOC 系统大部分面积［1］。针对SOC 芯片设计中存在着的嵌入式存储器模块，传统的固定故障模型不适合用于对存储器模块进行测试。因此，对于使用自动测试图形生成ATPG(Automatic Test Pattern Generation)工具用固定故障模型进行测试时，通常把嵌入式存储器模块当作“黑盒子(black box)”处理［2］。在黑盒子模型中，所有的输入都被禁止，所有的输出都被置为未知状态X，于是，存储器模块的输入引脚前与输出引脚后就存在着两块不可观察或不可控制的组合逻辑，这部分不可测试的组合逻辑就称为存储器阴影逻辑。由于存储器模块被简化成只含有输入引脚与输出引脚的无功能黑盒子，ATPG 工具产生的测试图形无法顺利通过该模块，阴影逻辑的故障不能被传递，所以无法被检测出来，ATPG 工具只能完成对扫描链路中的寄存器单元以及不包含阴影逻辑的外围组合逻辑电路进行控制和观察测试。当芯片中集成了更多、更大的嵌入式存储器模块，大量的不可测试的阴影逻辑会在很大程度上影响测试覆盖率，造成故障覆盖率低于设计要求。……