高速高密度PCB电源完整性分析

闫静纯，李 涛，苏浩航

(北京空间机电研究所，北京100076)

随着器件工艺和封装集成技术的发展，更多功能的模拟和数字电路制作或集成到单个芯片中。从芯片的集成度［1］和工作频率发展趋势上看，①芯片的工作电流在不断增加，功耗也在相应的增加。②芯片主时钟频率越来越快，从而要求边沿切换时间越来越短。③芯片的工作电压却不断减小，电压噪声容限也随之减小。因此，当大量高速开关器件同时快速切换状态时，就会产生电源噪声，干扰周围的高速信号，并且由于噪声容限变小，严重时，可引发芯片的误动作，造成不利影响。因此对电源完整性的研究显得越来越重要［2-3］。

本文以一块8层板为例，运用目标阻抗法对其电源分配网络进行分析，针对网络中的电源完整性问题，采用合适的修改措施，使其电源分配网络设计满足要求。

1 电源分配网络设计

高速PCB电源完整性的意义就是为系统内所有器件或芯片提供足够的电源，并满足稳定性要求［4］。在实际高速电路系统中，电源分配网络在不同频率时，存在不同电源阻抗，当大量开关同时切换状态产生的噪声电流通过时，会产生一定的电压降和电压摆动，造成供电不连续，可能会影响高速系统的正常工作。所以为了保证每个器件始终都能得到正常的电源供应，就需要对电源分配网络的电源阻抗进行控制，尽可能降低其阻抗。

PCB的电源分配网络PDN组成部件［5］如图1所示，包括稳压模块VRM、去耦电容、电源地平面耦合电容。……