低SSN的机顶盒芯片DDR控制器的设计

梁 骏，张 明

(浙江大学 信息与通信工程研究所，浙江 杭州310027)

责任编辑:许 盈

DDR SDRAM(Double Date Rate Static Random Access Memory，双速率静态随机访问存储器，以下简称DDR)的最高工作频率随着芯片技术进步从第一代的200 Mbit/s传输速率飞速发展到第三代的1 600 Mbit/s[1]。封装寄生电感会给DDR接口带来很大的SSN(同步开关噪声)，并限制芯片DDR接口的传输速率。QPF封装的管脚金线电感大约有5～10 nH，BGA封装的寄生电感大约1 nH。当使用QFP封装时，金线电感会引起极大的SSN效应，并导致DDR的波形异常与数据错误[2-3]。这一不利因素限制了机顶盒芯片采用QFP封装降低芯片成本的可行性。

本文分析了DDR接口的SSN效应，并提出了基于数据重发的DDR控制器的设计以减少DDR接口的SSN效应。本文提出的设计以损失较少的DDR接口数据带宽为代价，通过数据比特翻转控制来减少SSN效应。较少的SSN使得低成本的QFP封装能够应用于高速的DDR接口中，有助于提高机顶盒芯片的竞争力，并减少对环境的消耗与污染。

1 SSN效应

DDR接口的SSN效应可以由图1说明。图1表示了一对电源地为2个接口驱动器提供电源地回路。QFP封装主要的寄生效应是电感，如图1中的L。当DDR接口开始向DDR颗粒写数据1时，电流通过L和PMOS管，并输出到PCB传输线，引起外部传输线电平升高。当输出信号翻转为0时电流从外部传输线流入芯片，通过驱动器的NMOS管，然后通过L回到电源的地。在信号翻转过程中，DDR接口的驱动器感受到的电源与地将是一个叠加SSN噪声的非理想电源与地。这个SSN电压噪声引起输出波形的边沿发生恶化，信号延时发生抖动，最终导致系统的工作时序减少，数据异常，系统稳定性降低。……