FPGA中低噪声CCD时序驱动电路设计*

廖 飞，龚恒翔，梁 霄

(重庆理工大学 光电信息学院，重庆 400054)

CCD作为一种基础的光电传感器件[1-2]，因其能实现信息获取、转换和视觉频谱的扩展，在军事、工业测量、机器视觉、文字识别等领域有广泛的应用。一般的CCD测量系统由时序驱动电路、数据采集处理电路和处理分析软件组成。其中时序驱动电路和数据采集电路作为获取原始光电数据的源头，其性能对测量结果有重要影响。近10年线阵CCD规模使用以来，CCD的信号处理系统经历了松散耦合到紧耦合的发展过程[2-6]。早期CCD测量系统多以分离数字器件驱动，分离器件采集存储；随着CCD专用ASIC处理芯片和 FPGA、SoPC技术的发展，目前利用较少器件高集成度实现CCD的时序驱动和数据采集成为可能[4-5]。本文重点讨论利用 Verilog语言设计高速CCD时序驱动模块，为后续集成到基于FPGA的片上紧耦合CCD测量系统做必要准备。

1 TCD1209D的工作原理及驱动时序分析

东芝公司的TCD1209D[7]是两相时钟驱动的高速低暗信号CCD，具有2 048个有效图像传感单元，像元大小为 14 μm×14 μm，像元间的间距为 14 μm，有效感光像元长度为28.6 mm。TCD1209D的内部结构图如图1所示。

从图1可以看出，TCD1209D有效像元转换的光电信号存储在一行光电二极管中，驱动管脚SH控制转移栅打开,并行地将这些光电信号转移到CCD模拟移位寄存器中，在 Φ1和Φ2管脚的转移时钟下，将模拟移位寄存器中有效光电信号串行逐个输出到信号输出缓冲器，并经OS管脚以电压方式输出，完成光电信号的转移和输出。输出缓冲器单元的RS和CP控制脉冲信号清除每次缓冲器中剩余的电荷，保证每次输出信号的一致性和稳定性。……