USB3.0链路层状态控制器的Verilog实现

张斌

摘要：根据USB3.0协议，链路层控制器主要是对链路的初始化和配置，对主机和设备之间的数据交流建立链接和控制。该文详细介绍链路层状态控制器的基本原理以及利用 Verilog HDL 语言实现了状态控制器的描述， 并通过了Modelsim 仿真。

关键词：USB 3.0；状态控制器；仿真验证

中图分类号：TP311 文献标识码：A 文章编号：1009-3044（2014）02-0411-03

当下，在我们的日常工作中需要传递的信息量在加大，人们对数字媒体的依赖也随之加剧。现在很多装备连接器的信息传递速度已经无法满足人们的工作和生活学习所需。所以我们需要改进和发展互联接口以此来满足人们对庞大信息量的传递所需，减少人们在等待中耗费掉的时间，加快信息传递的速度。因此因特尔、惠普、NEC、NXP半导体以及德州仪器等经济组织在7年前就一起达成了USB3.0协定，并着手研发出USB3.0等商品，其使用范围主要有个人PC、移动设备、大众消费电子商品的快速，同步一体的信息传递。这项协定不但向下兼容USB2.0、USB1.0标准[3]，同时它又具备早就存在的USB技术职能。因为这项技术使得电源管理工作得到了优化，所以它能将能耗最大限度的降低，同时还可以提高传递速度。更令人振奋的是 USB 3.0 推广团队（USB 3.0 Promoter Group）在2013年8月2号正式以 USB 3.1 之名确定了新的规格标准。据悉新标准在接口方面没有什麽改变，但它可以提供两倍于 USB 3.0 的传输速度（即10Gbps），同时还能向下兼容 USB 2.0，与此同时令我们深感现代信息技术更新换代之快， 本文以USB3.0数据链层状态控制器为例在，在深入理解协议的基础上利用Verilog语言实现状态控制器的描述，并且进行Modelsim仿真。……