无线通信中的低功耗维特比译码器设计

朱坤顺,杨红官,樊晓华,乔树山

(1.湖南大学物理与微电子科学学院,长沙410082;2.中国科学院微电子研究所,北京100020)

无线通信中的低功耗维特比译码器设计

朱坤顺1,杨红官1,樊晓华2,乔树山2

(1.湖南大学物理与微电子科学学院,长沙410082;2.中国科学院微电子研究所,北京100020)

针对无线通信中低功耗维特比译码器设计结构复杂的问题,提出一种四级流水串并结合的(2,1,9)低功耗维特比译码器。该译码器采用改进的加-比-选(ACS)单元,以降低硬件复杂度,在提高时钟运行速率的基础上减少运行功耗。幸存路径存储单元采用改进的路径相消方法,减少译码器的输出延迟,提高译码效率。性能分析结果表明,基于TSMC 0.18 μm CMOS逻辑工艺,在1.62 V,125℃操作环境下,该译码器数据最大速度为50 MHz,自动布局布线后的译码器芯片面积约为0.212 mm2,功耗约为23.9 mW。

维特比译码器;低功耗;加-比-选;路径度量存储;路径相消;幸存路径

1 概述

在无线通信中,数据的传输过程总会受到各种噪声和电磁的干扰,使得接收到的信息有一些错误的传输。为了保证较高的纠错能力,卷积码编码被广泛应用于数字通信发送器,如WiFi、GSM、CDMA等。相应的,在无线通信接收器中,维特比译码器成为了卷积码译码恢复与校正数据为原始数据的关键部分。

维特比译码是在1967年由Viterbi提出的一种最大似然译码算法[1]。它已成功应用于各种场合,如CDMA、GSM、卫星、深空通信、无线局域网、演讲识别、关键词识别、计算语言学和生物信息学等, IEEE 802.11协议标准是维特比译码器最典型的应用[2]。……