高帧频CCD驱动电路设计

李哲

摘要：为了实现由Kodak KAI0340D CCD（Charge Coupled Device）组成的新型图像采集系统，需要设计专门的CCD时序驱动电路。使用Xilinx Spartan3AN FPGA（ Field Programmable Gate Arrays）设计时序产生电路，经过驱动芯片MAX4426和ISL55110驱动，再经过箝位电路箝位，得到了满足CCD要求幅度和时序的驱动信号。经实验验证该方法产生了满足CCD要求的驱动时序，实际测试时CCD帧频达到了205.6frame/s。

关键词：高帧频；面阵CCD；FPGA；箝位电路；驱动电路

中图分类号：TP391 文献标识码：A 文章编号：1009-3044（2014）34-8310-03

CCD（Charge Coupled Device）具有低噪声、低功耗、大动态范围、量子效率高、光谱响应范围宽、几何稳定性好等优点，是可见光领域最具有前途的探测器[1，2]。但不同厂商、不同型号的CCD驱动时序各不相同，因此CCD驱动电路很难规范化和标准化。CCD图像传感器对相机的性能起非常关键的作用， 因此实现CCD高性能驱动电路设计是非常重要的[3，4]。

高帧频的CCD探测器是快速信号捕捉，超高速摄像等领域的重要实现手段。该文介绍一种高帧频CCD KAI0340D驱动电路的设计方法。它的优点是电路结构简单，调试方便，设计周期短，可靠性高。该CCD最大帧频可以达到210 frame/s。

1 KAI0340D内部结构及驱动时序分析

KAI0340D是有效像元为640（H）×480（V）的行间转移CCD图像传感器，其内部结构如图1所示。总像元数为692×492，支持双端读出，最高读出时钟频率为40MHz[5]。

CCD读出共需要五类信号：快门信号（SUB）、三阶电平行转移信号（V2）、两阶电平垂直转移信号（V2，V1）、复位信号（RS）和两阶水平转移信号（H1，H2）。要使CCD输出正确的图像信号，需要设计满足电平和时序要求的这五类信号。

由表1，可以看出该款CCD所需要的电平种类较多。行间转移CCD工作过程如下：首先给出SUB信号将光敏区电荷清空；……