一种基于图论的FPGA互连资源可测性设计

文 艺，郑咸剑

（1.电子科技大学自动化工程学院，成都611731；2.北京微电子技术研究所，北京100076）

一种基于图论的FPGA互连资源可测性设计

文 艺1，郑咸剑2

（1.电子科技大学自动化工程学院，成都611731；2.北京微电子技术研究所，北京100076）

针对SRAM型FPGA可编程互连资源可测性设计，采用图论中的Ford－Fulkerson算法开展双长线可测性建模与实现技术研究，研究如何实现可测性结构。在此研究基础上对双长线模型进行扩展，可解决四长线、六长线、八长线等其它复杂结构线段及开关的可测性问题。在Xilinx公司Virtex－II系列XC2V1000百万门FPGA上进行了验证。结果显示该方法可通过软件工具自动化开发测试图形，针对固定1和固定0两种故障模型，在较少的测试配置数量下即能获得较高的故障覆盖率。

SRAM型FPGA；可测性设计；互连资源；图论；Ford－Fulkerson算法；数学模型

1 引 言

随着数字集成电路集成度不断提高、可集成的功能日趋复杂，其可测试性也变得愈加困难，测试开销不断提升。因此，在复杂的数字集成电路设计中往往需采用可测性设计（以下简称DFT）技术来实现所集成功能尽可能地被测试。通常而言，在保证故障覆盖率的前提下，DFT技术主要有两个目标：①尽可能减少额外附加的硬件开销；②尽可能减少测试向量集合，缩短测试时间［1］。

目前，国内外针对ASIC的DFT技术已建立了相应流程和专用的DFT EDA工具，在ASIC设计阶段，采用专用DFT EDA工具在芯片内相关功能单元或周边接口插入专用测试电路结构，在测试过程中，由自动测试设备（ATE）对这些已插入的测试结构进行特定的功能测试［2－3］。……