采用输入输出分解的分区分段演化机制

姚睿，陈芹芹，孙艳梅，张砦，王友仁

(南京航空航天大学自动化学院，江苏南京210000)

演化硬件(evolvable hardware，EHW)将演化算法与可编程逻辑器件有机结合［1］，能根据环境的变化自动、实时地调整其内部结构，以适应内部条件(如局部故障)和外部环境的变化，为有效设计新型仿生电子系统提供了新的方法。但由于演化设计的可扩展性问题，应用直接演化方法和现有计算资源较难演化规模较大的电路［2-8］。.

为解决EHW的扩展性问题，文献［9］设计了一种Cartesian进化编程编码的电路演化Memetic算法，提高了演化算法的搜索能力。文献［10］将输入转换为输出及双向积累式进化结合，提出了GDD演化方法，可进化出多达17个输入的复杂电路。但由于该方法是对分解后的子电路进行逐个演化，总体所需演化代数很大。为此，文献［11］提出了一种使用多核虚拟可重构结构(virtual reconfigurable architecture，VRA)加速组合逻辑电路演化设计过程的内部演化方法。通过各子电路并行演化和利用演化完成的子电路对应的空闲VRA演化相邻的子电路，大大减少了演化时间。但由于演化过程中仅用了输出分解，演化输入个数较多的复杂逻辑电路时仍面临挑战。且各VRA模块的调用关系由硬件平台固定，第2阶段的并行演化只能调用临近的一个空闲VRA，不仅不利于硬件资源的有效利用，且演化不同的电路需要编写不同的硬件平台结构，增加了设计工作量，使得设计灵活性受限。

为解决这些问题，本文提出了一种基于输入、输出分解的分区分段并行在线自演化机制。……