DDS激励PLL方式的频率合成器设计

武志敏

摘 要：DDS+PLL是目前频率合成技术的常用组合方式之一。首先就DDS+PLL的几种常用合成方式的特点进行了简单介绍，然后重点利用DDS激励PLL的方式，实现了一种低杂散低相噪的频率合成器的设计。在自己的工作中证明了该方案的可实现性。

关键词：DDS；PLL；低杂散；低相位噪声；频率合成器

中图分类号：TN97 文献标识码：A DOI：10.15913/j.cnki.kjycx.2016.11.120

文章编号：2095-6835（2016）11-0120-02

现代通信技术的发展迅猛，使得电子对抗领域对频率源的准确度、换频时间以及杂散相位噪声等技术指标的要求越来越高。一般我们经常使用DDS+PLL的方法来实现高频率、小步进、低相噪的频率合成器设计。以下是对DDS+PLL的常见组合方式作一简介。

1 DDS+PLL的频率合成方式

1.1 DDS内插于PLL

这种方式是把DDS看作分频器插入PLL。正是因为DDS的频率的分辨率是非常高的，因而可以实现宽频带、小步进频率的合成。但是因为DDS还可实现小数分频，所以会有部分频段出现杂散现象。

1.2 DDS倍频于PLL

此种方式是将DDS作为PLL倍频的参考信号，PLL就成了N倍频环。此方式的优点是：电路设计简单，可以得到较高的频率输出。因而适合应用在相对杂散、指标要求不是很高的分机以及系统中。缺点是：因为PLL用于直接倍频，所以在环路噪声带宽内的输出信号，相位噪声以及杂散指标，都将恶化20 dB。

1.3 DDS和PLL直接混频

此方式是将PLL信号作为本振信号，将DDS信号做上变频、混频后，再通过一级带通滤波器将信号输出。因DDS信号是没有经过倍频的，对最终信号的相噪也就几乎没有影响。同时，如果PLL信号的相噪表现比较好，那么最终输出信号的相噪指标就会比较好。然而，此方式中的杂散指标主要是依靠最后的那级带通滤波器作为保障，这就增加了带通滤波器的设计难度。此方式的优势是：工作频率范围窄，换频时间较快，相位噪声指标很高。

1.4 DDS激励于PLL

综合上面三种频率合成方式的理论分析以及在工作中的经验，对以上三种方案进行改进，采用DDS激励PLL的混频环方案。这种混频合成框图，它是由DDS、混频锁相环、时钟锁相环三部分组合而成。框图中的时钟锁相环不但可以作为DDS的输入参考时钟，而且可以作为混频锁相环的混频器输入信号。具体情况如图1所示。

2 DDS+PLL频率合成器设计

2.1 杂散指标分析

2.1.1 DDS杂散

DDS杂散的一部分是由幅度、相位截断误差引起的DAC非线性引起，一部分是由DAC非线性引起。从杂散指标来分析，PLL的环路带宽越窄越好。因为如果环路带宽窄，杂散就不易落于环路带宽之内，输出频谱就干净。

2.1.2 组合杂散

频率合成中有很多杂散，比如在电路设计中所使用的线性及非线性器件，有源及无源器件均会产生杂散。其中，DDS和时钟信号之间的组合是杂散的主要来源。为了满足90dB的杂散指标要求，最终以时钟在700 MHz与800 MHz两点之间切换。DDS频率同时做改动，当信号输出频率为571.429 MHz时，则设置时钟信号为700 MHz。另外，当时钟信号为700 MHz时，在环路带宽内杂散点还有571.053 MHz。也就是说，这个频点DDS谐波同时钟谐波的组合次数为45.通过推算，该点杂散指标能满足要求。

2.2 相位噪声的指标分析

混频倍频分频是指频率的加减乘除。混频倍频分频均能改变最初信号的相位噪声。就相位噪声的指标而言，混频即为和运算，而倍频则将恶化20l dB，分频则会优化20 dB。下面对影响输出相位噪声的三方面进行讨论。

2.2.1 DDS输出相噪

DDS可以看作一个分频器件，在理论上，它的输出信号相位噪声会优化20 dB，但实际上，因为DDS期间内部的各种原因，使DDS输出的相位噪声与理论计算输出不太一致。该方案中，DDS片子选用AD公司的AD9910，其参考输入信号最高可以到1GHz，输出信号可以到400 MHz。根据相关资料计算得出，输出信号在232 MHz@±10 kHz处，相位噪声则为：-127+20lg3.5+2≈-135（dBc/Hz）。

2.2.2 时钟环输出相噪

该方案中参考源选用100 MHz的超高频率精度超低相噪晶振，所以，在计算中可以忽略参考源相位噪声的恶化。这里将时钟选取为800 MHz，该处的相位噪声为：-147+20lg8+2≈-127（dBc/Hz）。我们将此时钟环路的带宽选取得宽一些，这时@±100 kHz处和@±10 kHz处的相位噪声基本一样。

2.2.3 混频环相噪

若混频环的鉴相倍频次数为：N=1，则在227～232 MHz频率下鉴相。混频环输出在±10 kHz处，其相位噪声则为：-140+20lgN=-140+0=-140（dBc/Hz）。总结以上，该方案输出568～573MHz信号的相位噪声@±10 kHz和@±100 kHz时理论值可达到-127（dBc/Hz）。

3 最终测试结果

用Agilent公司N9030频谱分析仪测试该合成器全频段范围内的相位噪声分别为：-125dBc/Hz@10 kHz；-123dBc/Hz@100 kHz。杂散指标在全频段范围内都能够满足90 dB的要求。相位噪声测试情况如图2所示。

4 总结

通过理论分析和试验结果得出，这种低相噪低杂散的频率合成器通过DDS激励PLL方式来实现，满足了实际工作中工程上的需求。在研发中对相位噪声分析，对有杂散的频点避开，对将来频率合成器的理论分析和研制具备了很大的参考价值。

参考文献

[1]白居宪.低噪声频率合成[M].西安：西安交通大学出版社，1995：236-240.

[2]戴逸民.频率合成与锁相技术[M].合肥：中国科学技术大学出版社，1995：45-50.

〔编辑：胡雪飞〕