FPGA模型设计与手写代码资源效率的研究*

邢玉磊，赵　刚

(四川大学 电子信息学院，四川 成都 610065)



FPGA模型设计与手写代码资源效率的研究*

邢玉磊，赵刚

(四川大学 电子信息学院，四川 成都 610065)

摘要：为了进一步研究FPGA开发工具DSP Builder基于模型设计的实用性。通过两种方法创建了基于M序列的2ASK调制解调系统：一种是在DSP Builder中利用模块进行建模的方法，通过自动生成HDL代码，下载到由南京润众科技有限公司提供的RZ8681现代通信技术试验平台上的FPGA硬件仿真模块中，并由安捷伦示波器测出了系统中的信号，对建模过程中的硬件资源利用率进行了记录；另一种通过手写VHDL代码实现了该系统，也记录了系统编译后所消耗的资源。对比两种方法，得出了基于DSP Builder的模型设计可以很好地提高在FPGA上开发DSP的效能，是一种很实用的工具。

关键词：DSP Builder；二进制幅移键控；M序列；现场可编程门阵列；手写代码；资源效率

0引言

随着电子系统设计的飞速发展，FPGA开发人员难免在系统设计中面临一系列的开发瓶颈。只有掌握了先进的设计思想与开发工具，才能在激烈的市场竞争中赢得先机。传统手工作坊式的开发模式已很难适应目前产品的大代码量、快速上市与可靠性等的要求。为了解决这些问题，把可视化的基于模型设计思想引入到FPGA的应用研究之中，在国外已深入人心，并得到广泛的应用。Altera公司为了适应这种新技术浪潮，也实时推出并持续升级了自己的基于模型设计产品—DSP Builder工具。该工具通过整合MATLAB、Simulink等系统级开发工具，利用VHDL和Verilog HDL语言的设计流程，随着算法的进步，它可以提供一个友好的DSP设计环境，快速创建硬件仿真，缩短开发周期。……