基于SMART技术的片上网络低功耗策略P-SMART

李　彬　董德尊　吴　际　夏　军

(国防科学技术大学计算机学院　长沙　410073)



基于SMART技术的片上网络低功耗策略P-SMART

李彬董德尊吴际夏军

(国防科学技术大学计算机学院长沙410073)

(xtlil3@163.com)

摘要片上网络(network-on-chip, NoC)消耗的功耗在整个芯片中所占比例不断增大,并且随着芯片工艺精度的提升和工作电压的不断降低，静态功耗占片上网络总功耗的比例也越来越大.当前芯片设计者致力于将未被使用的核设置为休眠状态来降低功耗.然而，即便是最前沿的芯片设计，当核休眠时与它连接的路由器都是保持在正常状态来进行报文传输.而与休眠核相连的片上网络路由器由于没有注入和吸收的报文，负载相对较低.在SMART(single-cycle multi-hop asynchronous repeated traversal)片上网络中，报文能够单周期从源路由器到目标路由器.基于单周期多跳旁路(SMART)技术，提出一种关闭低负载路由器虚通道的策略P-SMART,以在不影响网络性能的情况下节省片上网络功耗.实验结果表明：相对于SMART技术,P-SMART的性能损失不超过2%，而功耗节省13.4%.

关键词片上互连网络；功耗；旁路；延迟；虚通道

片上多核处理器成为越来越主流的硬件体系结构.片上网络(network-on-chip, NoC)作为片上多核系统的通信结构，能够为片上多核体系结构提供更高的通信带宽、更好的可扩展性.

片上网络消耗着很大比例的片上功耗.例如，在所有核满负荷工作时，Intel的 80-core chip[1]和MIT的 RAW chip[2]上的互连网络分别消耗了片上总功耗的 28%和36%.在核使用率较低的情况下，互连网络消耗的功耗比例更大.同时随着工艺精度的提升和……